收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

SPARTAN-6 的DNA_PORT的时钟最大频率只能是2MHz??? attach_img
2011-8-22 16:52 7 7404
赛灵思招聘:Shenzhen Senior SAE
2011-8-22 16:07 5 2950
请问那位大虾有ALTERA EPM7000的中文资料啊!!
2011-8-22 14:04 7 2760
FPGA 中的 Jitter是什么意思呢?看手册没看懂。。。
2011-8-22 13:20 11 4586
那位兄弟推荐一本altera cpld 入门书籍
2011-8-22 10:21 4 3320
FPGA乘法器
2011-8-21 21:51 5 2743
请教FPGA延时问题
2011-8-21 18:02 2 2075
有人知道veripool么
2011-8-20 23:38 8 3775
[matlab] ISE11.1生成.bit文件的路径如何设置?
2011-8-20 23:19 3 4369
ispLEVER程序警告求解
2011-8-20 20:31 3 3129
在线讲座:赛灵思7系列FPGA 充分满足严格的功耗预算
2011-8-20 17:42 2 2685
一个简单的VerilogHDL程序仿真波形出错,求解!
2011-8-19 23:58 5 2328
不可多得的赛灵思参考设计资料
2011-8-19 23:22 4 3165
用88E1111实现千兆以太网和SFP通信的问题
2011-8-19 21:35 6 7808
altera的DSPBuilder10.0各位有**的吗
2011-8-19 16:00 1 2295
英飞凌(infineon)MCU技术交流 QQ群 212300247
2011-8-19 12:13 3 2668
能用8个I/O脚输出16位数据么?
2011-8-19 08:36 18 3829
期待大家的加入-源代码共享  ...2
2011-8-18 17:02 27 8857
IP核怎么用
2011-8-18 15:08 0 2326
[CPLD] 求救!!为啥程序烧不进FPGA里面 attach_img  ...23
2011-8-18 12:43 46 11278
[matlab] ISE 的MAP的选项starting placer cost table有什么用 attach_img
2011-8-17 13:24 9 9097
简洁易懂FPGA设计时序约束方案
2011-8-17 13:09 0 2378
FPGA驱动LCD,求教
2011-8-16 22:04 6 3192
[FPGA] EXCD_1开发板的高速I/O扩展接口在哪可以买到 attach_img
2011-8-16 20:20 5 3404
spartan3-400a移植AC97 CORE attachment
2011-8-16 19:47 19 4668
正弦波,三角波。锯齿波的产生?
2011-8-16 19:23 5 4141
[CPLD] 关于sparten_3E实验班串口输出的问题。 attachment
2011-8-16 19:00 16 4206
Xilinx发布Spartan-6 FPGA和Virtex-6 FPGA DSP开发套件
2011-8-16 18:55 3 2281
请教!我想自己做个小项目,利用FPGA开发板!请各位指点下
2011-8-16 16:25 4 3895
关于verilog中 task编写的问题
2011-8-16 10:20 3 2945
占个座,推荐drentsi 当斑竹
2011-8-15 12:18 12 3623
DIY ProASIC3 烧写器
2011-8-15 09:54 0 2286
杭州哪个学校FPGA硕士研究生最好
2011-8-14 23:33 14 4890
verilog 顶层模块调用子模块 子模块调用子模块的疑问
2011-8-14 11:23 8 18153
sdram耗资源多还是tft驱动耗资源多?
2011-8-12 23:39 4 2715
问一下 xilinx的芯片
2011-8-12 16:43 2 1938
FPGA可能坏了
2011-8-12 16:28 10 2690
[matlab] DSP48E把一些寄存器吸收到内部对timing的影响?
2011-8-12 16:13 5 2961
怎样搞定VLYNQ?
2011-8-12 11:29 2 4152
关于Verlog TASK的问题
2011-8-12 08:52 6 3244
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部