收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

VGAvdecl扩展求专家支招,检查不出问题?
2011-7-28 15:27 2 1926
Xilinx收购Modelware 推出100G FPGA芯片样本
2011-7-28 14:51 5 2598
使用FPGA,关于时钟IOB的位置如何更好解决?
2011-7-28 14:27 5 3096
有没有做过fpga+usb phy的同学?
2011-7-28 12:46 2 2727
FPGA如何对数运算,求赐教?
2011-7-28 10:05 1 2537
分辨率的问题  ...2
2011-7-28 09:59 21 4539
我把程序做大后,V4中的DCM有时不运作?
2011-7-28 09:58 1 2436
为什程序从PC搬家到Microblaze就不行了?
2011-7-28 09:57 2 2696
xilinx又出ISE13.2了 attach_img  ...2
2011-7-27 22:20 22 5869
赛灵思的DMA示例程序中,如何对RAM进行初始化?
2011-7-27 13:32 5 2982
五月英雄榜,新增奖励快来拿!!!!! attachment  ...2
2011-7-27 11:53 21 5007
写testbench的问题 attachment
2011-7-27 11:37 3 2479
用FPGA替代DSP实现即时图像和视频处理(zz)
2011-7-27 10:14 7 2710
请教:fpga实现dsp的方法
2011-7-27 10:05 10 3082
图像相关 attachment
2011-7-26 14:52 5 2184
[Quartus] spartan-6 GTP做2.5G光纤通讯有没有官方参考例程
2011-7-26 14:23 9 4596
求一本书
2011-7-26 12:20 3 1934
EDK相关 attachment
2011-7-26 11:37 3 2040
郁闷 去广州出差 很长时间玩不了FPGA了  ...2
2011-7-25 21:46 24 5357
关于quartus的board trace model设置
2011-7-25 15:14 0 3914
IDE应用 attachment
2011-7-25 14:15 2 1758
PWM attachment
2011-7-25 14:10 1 1965
pci系列设计应用 attachment
2011-7-25 14:01 0 1496
利用 PlanAhead 工具提高工作效率
2011-7-25 11:53 9 3087
[CPLD] Spartan-3+FPGA+系列中高效+PCB+布局的+LVDS+信号倒相 attachment
2011-7-25 11:21 9 3300
ISE问题求助 attach_img
2011-7-24 22:39 12 3646
关于FPGA的FIFO宏功能模块的问题
2011-7-24 10:29 0 2679
赛灵思Verilog(FPGA/CPLD)设计小技巧
2011-7-24 08:23 4 2685
Xilinx与Altera FPGA比较系列之二 DSP速度
2011-7-24 01:14 1 3943
请教FPGA下载配置芯片的接法问题
2011-7-23 22:41 4 2437
ASIC和FPGA的优势与劣势  ...2
2011-7-23 22:30 20 5084
Xilinx FPGA的功耗优化设计(zz)
2011-7-23 21:55 0 2384
Xilinx与Altera FPGA比较系列之一 逻辑资源速度(2)
2011-7-23 21:43 1 3541
Xilinx与Altera FPGA比较系列之一 逻辑资源速度(1)
2011-7-23 21:40 0 2810
计数器产生的门控时钟问题
2011-7-22 22:26 17 3816
时钟恢复
2011-7-22 22:23 12 5421
[modelsim] Xilinx V6/S6新特性(部分)
2011-7-22 22:23 14 5976
Xilinx 加密现代化举措
2011-7-22 22:23 5 2414
[matlab] 用了两天ISE 13.1 感觉不太爽
2011-7-22 22:19 19 6440
请教关于FPGA做DDR2的控制器问题
2011-7-22 22:19 7 3471
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部