今日: 2|主题: 14259|帖子: 104537 收藏 (180)
急!!!请教各位,有关计数器和LED扫面的问题?
2011-8-5 11:31 8 2551
[matlab] 不知道怎么在xilinx 的ISE中挂工艺库?
2011-8-5 09:36 2 2575
弱弱的问题 CORE GENERATOR可否生成宽度和深度由用户调整的DPRAM attach_img
2011-8-5 08:54 19 3851
又郁闷了 今天又遇到一个超级奇怪的问题 关于block RAM的
2011-8-4 22:32 4 2926
请教个nios的问题
2011-8-4 21:31 1 1925
怎么用FPGA实现向芯片送数啊
2011-8-4 16:41 4 2195
[matlab] verilog的许多项目源代码 attachment
2011-8-4 15:23 19 4381
关于quartus II 的问题
2011-8-4 13:24 3 2952
欢迎参加Altera&至芯科技FPGA免费技术沙龙
2011-8-4 13:00 0 1845
[Quartus] SPARTEN6的VBAT电压
2011-8-4 12:56 4 3180
请问这种板板的供电电源如何设计? attachment  ...2345
2011-8-4 11:16 80 10920
[VHDL] 本人用V5光纤接收误码偏高,跪求高人指点!!!
2011-8-4 10:46 6 2775
FPGA resource
2011-8-4 09:44 2 2614
xilinx ise 哪个版本好用?  ...2
2011-8-3 22:34 22 8352
请教分频!!!!
2011-8-3 16:47 15 3146
为神马本科生不能学习FPGA?
2011-8-3 15:22 5 2111
7系列,令Xilinx没有竞争对手?!
2011-8-3 15:02 2 2398
如何对高速数据稳定约束?
2011-8-3 10:36 6 1946
[matlab] 请教ISE综合时序不满足时的报告解读
2011-8-3 10:12 6 7708
从配置PROM/FLASH读取用户数据
2011-8-3 09:46 2 4383
ISE下面所有文件的作用说明 attach_img
2011-8-3 08:46 2 2132
巨牛,星星之火真是猛男 attach_img
2011-8-2 15:16 13 3591
[Quartus] 弱弱的问一句,Spartan-6可以接1GB(8Gb)的DDR2麽?
2011-8-2 14:43 11 2933
关于spartan2的开发问题
2011-8-2 14:41 4 3100
赛灵思北京研发中心招聘  ...2
2011-8-2 14:40 25 11187
有关AD的问题
2011-8-2 13:51 14 2502
[Quartus] spartn-6 gtp 时钟同步问题
2011-8-1 23:27 13 4422
又是时钟问题,求帮忙,求解答?
2011-8-1 11:36 5 2656
大家有没有遇到过这样的问题啊,姐困惑了~~~
2011-8-1 11:35 4 2201
泪滴啊,5555~~~新手求助,有关内嵌DSP核的问题?
2011-8-1 11:18 7 3247
高手有木有,请教一下乘法运算的问题?
2011-8-1 10:39 6 2794
NIOS II的开发设计流程(分享) attachment
2011-7-31 16:48 10 7174
给新手的宝贵经验:FPGA上电下电需注意
2011-7-31 14:46 5 2823
我想知道如何实现tranif1 的功能,有人能告诉我麽?
2011-7-31 14:41 4 5591
广播领域
2011-7-31 11:43 8 2828
mch_emc IP的时序问题 attachment
2011-7-30 15:35 8 3261
本人急需xilinx下载线电路图,有哪位大侠可以贡献下 attachment
2011-7-30 13:06 3 2156
各位兄弟姐妹,sdram时钟可调频率不?嘿嘿
2011-7-30 09:51 3 2738
[matlab] PACE中的怪异问题ERROR:HDLParsers:3562
2011-7-29 20:44 7 4988
有图有真相,求解BUFG,IBUFG等缓冲器的作用?
2011-7-29 20:28 2 5445
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则