今日: 3|主题: 14199|帖子: 104292 收藏 (179)
那位兄弟推荐一本altera cpld 入门书籍
2011-8-22 10:21 4 2636
FPGA乘法器
2011-8-21 21:51 5 2188
请教FPGA延时问题
2011-8-21 18:02 2 1687
有人知道veripool么
2011-8-20 23:38 8 2950
[matlab] ISE11.1生成.bit文件的路径如何设置?
2011-8-20 23:19 3 3513
ispLEVER程序警告求解
2011-8-20 20:31 3 2317
在线讲座:赛灵思7系列FPGA 充分满足严格的功耗预算
2011-8-20 17:42 2 1963
一个简单的VerilogHDL程序仿真波形出错,求解!
2011-8-19 23:58 5 1765
不可多得的赛灵思参考设计资料
2011-8-19 23:22 4 2399
用88E1111实现千兆以太网和SFP通信的问题
2011-8-19 21:35 6 7007
altera的DSPBuilder10.0各位有**的吗
2011-8-19 16:00 1 1754
英飞凌(infineon)MCU技术交流 QQ群 212300247
2011-8-19 12:13 3 2062
能用8个I/O脚输出16位数据么?
2011-8-19 08:36 18 2913
期待大家的加入-源代码共享  ...2
2011-8-18 17:02 27 7668
IP核怎么用
2011-8-18 15:08 0 1792
[CPLD] 求救!!为啥程序烧不进FPGA里面 attach_img  ...23
2011-8-18 12:43 46 9845
[matlab] ISE 的MAP的选项starting placer cost table有什么用 attach_img
2011-8-17 13:24 9 8260
简洁易懂FPGA设计时序约束方案
2011-8-17 13:09 0 1761
FPGA驱动LCD,求教
2011-8-16 22:04 6 2382
[FPGA] EXCD_1开发板的高速I/O扩展接口在哪可以买到 attach_img
2011-8-16 20:20 5 2639
spartan3-400a移植AC97 CORE attachment
2011-8-16 19:47 19 3852
正弦波,三角波。锯齿波的产生?
2011-8-16 19:23 5 3444
[CPLD] 关于sparten_3E实验班串口输出的问题。 attachment
2011-8-16 19:00 16 3247
Xilinx发布Spartan-6 FPGA和Virtex-6 FPGA DSP开发套件
2011-8-16 18:55 3 1779
请教!我想自己做个小项目,利用FPGA开发板!请各位指点下
2011-8-16 16:25 4 3315
关于verilog中 task编写的问题
2011-8-16 10:20 3 2299
占个座,推荐drentsi 当斑竹
2011-8-15 12:18 12 2782
DIY ProASIC3 烧写器
2011-8-15 09:54 0 1774
杭州哪个学校FPGA硕士研究生最好
2011-8-14 23:33 14 4075
verilog 顶层模块调用子模块 子模块调用子模块的疑问
2011-8-14 11:23 8 17187
sdram耗资源多还是tft驱动耗资源多?
2011-8-12 23:39 4 2192
问一下 xilinx的芯片
2011-8-12 16:43 2 1520
FPGA可能坏了
2011-8-12 16:28 10 2214
[matlab] DSP48E把一些寄存器吸收到内部对timing的影响?
2011-8-12 16:13 5 2311
怎样搞定VLYNQ?
2011-8-12 11:29 2 3558
关于Verlog TASK的问题
2011-8-12 08:52 6 2544
新手请教一点语法问题
2011-8-11 21:05 3 2224
BDTI研究认证以DSP为核心的 FPGA设计的高水平综合(HLS)流程
2011-8-11 13:09 0 1645
大家在工作中都用哪个系列的芯片?
2011-8-11 10:16 8 2133
大家有用PX1011A实现PCI-E的吗?
2011-8-11 08:54 5 2359
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则