今日: 2|主题: 14259|帖子: 104537 收藏 (180)
[matlab] ISE 12.3全功能评估板可以下载了
2011-6-22 15:26 14 5348
Xilinx 硬件用户手册 attachment
2011-6-22 15:14 6 2413
基于FPGA的UltraDMA数据记录系统 attachment
2011-6-22 15:14 6 2714
AXI4 互连为即插即用 IP 铺平道路
2011-6-22 15:13 3 1853
VHDL中如何调用LPM库?
2011-6-22 15:13 3 3003
[CPLD] 请问怎么样产生一个单稳态?
2011-6-22 14:55 10 3043
[FPGA] SDK里面编写关于串口收发数据的问题uart XUartLite_Recv
2011-6-22 14:05 4 8037
28335 InitPeripherals()源程序有吗?
2011-6-21 22:52 1 2506
请问在一个操作系统下面安装2个版本ise的问题
2011-6-21 20:47 3 2872
25位定点小数补码加减交替法
2011-6-21 18:55 5 3289
32位浮点加法器 attachment
2011-6-21 17:05 10 2672
Quartus,TimeQuest如何做时序约束
2011-6-21 15:10 4 4916
[modelsim] route delay很大的design,ISE如何约束更容易meet timing  ...2
2011-6-21 10:16 24 7152
四月英雄榜,奖励内容大调查! attachment
2011-6-21 10:13 16 3276
Linux嵌入式系统开发平台选型探讨
2011-6-21 10:09 5 2827
发两个招聘哈
2011-6-21 08:57 3 2308
求助FPGA复分接中码速调整问题!!!!!
2011-6-20 21:37 7 2769
在FPGA上实现PCIE
2011-6-20 21:34 4 2581
将程序从virtex5移植到spartan6的问题 attach_img
2011-6-20 21:29 6 3269
FPGA术语词汇表(完整资料) attachment
2011-6-20 21:20 2 2032
[matlab] 基于FPGA的芯片设计的关键技术 attachment
2011-6-20 18:43 4 2945
[转贴] 如何为SoC设计选择IP核
2011-6-20 18:42 5 2490
请教关于源同步设计中时钟相移的问题
2011-6-20 16:29 14 8988
[matlab] Xilinx XST与Synplify综合结果差别大吗?  ...2
2011-6-20 11:12 20 8072
UCF & XCF的区别
2011-6-19 22:05 5 7944
[Quartus] spartan 6 中IDDR实现(与spartan3 相呼应) attach_img
2011-6-19 21:47 8 4697
[matlab] ISE综合常用的设置选项详细解释(zz)
2011-6-19 21:28 8 4852
Xilinx FPGA的仿真技术设计指南 attachment
2011-6-19 21:18 8 2603
[matlab] DSP: Designing for Optimal Results attachment agree
2011-6-19 21:17 18 3543
就数据处理上,FPGA会来得吃香
2011-6-19 21:14 2 2065
PicoBlaze处理器IP Core的原理与应用
2011-6-19 19:46 5 2744
FPGA中的模块调用inst?int?
2011-6-19 14:54 7 3958
89美金的Spartan-6开发套件 attach_img
2011-6-18 16:16 7 3045
求救
2011-6-17 21:23 0 2260
SDRAM和DAC复用FPGA引脚的可行性
2011-6-17 20:25 1 2956
基于SRL实现的shift register可以加reset吗? agree
2011-6-17 16:30 14 4372
有做过PDH的二次群复用器的么?
2011-6-17 15:22 6 3223
[转贴] PLD/FPGA新手入门
2011-6-17 11:21 7 2795
CPLD驱动LCD
2011-6-16 14:25 5 3483
急等高手解决
2011-6-16 14:13 2 2046
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则