今日: 2|主题: 14234|帖子: 104443 收藏 (180)
快速中值滤波的FPGA实现 attachment
2011-5-27 23:40 10 3413
紧急求助:关于DSP Builder 9.1的**问题
2011-5-27 14:50 0 2765
怎样用按键做加法减法
2011-5-27 14:48 2 2288
请教autoesl一个关于XILINX的脚本问题
2011-5-26 17:19 18 3614
Xilinx-从FPGA到处理器(分享)
2011-5-26 14:23 6 2253
赛灵思:超越摩尔定律(转)
2011-5-26 14:15 3 2730
medelsim遇到只有输入波形没有输出波形的问题
2011-5-26 14:14 2 2123
请教一个方案,兄弟们
2011-5-26 13:58 18 3276
多时钟域数据传递的FPGA实现(zz) agree
2011-5-26 13:54 5 2511
[下载]详细介绍xilinx offset约束设置的资料 attachment
2011-5-26 13:48 2 1819
赛灵思收购 AutoESL答问 agree  ...2
2011-5-26 10:02 22 4607
怎样写testbench-xilinx attachment
2011-5-26 09:20 6 2606
VHDL语言能否计算出误码率?
2011-5-26 09:08 5 2802
基于CPLD的短帧交织器设计实现 attachment
2011-5-25 22:24 2 2542
转载自EEWorld:FPGA设计者的5项基本功
2011-5-25 22:16 4 2281
片上系统(SOC)设计与EDA[转]
2011-5-25 22:16 4 2451
CPLD分析求助 attach_img
2011-5-25 20:43 3 1959
V5的价格已经下来了。LX50T不到1000
2011-5-25 17:06 16 3251
自适应Notch滤波器的FPGA实现(转) attachment
2011-5-25 15:58 1 2068
Virtex-4 FPGA为安全GSM标准奠定基础 attachment
2011-5-25 11:30 1 1822
为什么我一边发贴一边自动给我结贴呢?
2011-5-25 10:34 9 2578
quartus的界面如何恢复 attach_img
2011-5-25 08:28 10 9308
求助(有图有真相)
2011-5-24 23:21 1 1948
[Quartus] spartan6 iodelay2和ioserdes2??
2011-5-24 14:18 7 5057
FPGA+DSP实时三维图像信息处理系统(zz)
2011-5-24 13:55 8 2650
ISE文件类型说明 (from smth)
2011-5-24 11:14 6 2445
一个小小的程序问题(在线等),急! attach_img
2011-5-24 09:53 4 1849
Verilog HDL语言在FPGA/CPLD开发中的应用
2011-5-24 09:40 1 2070
Phase Detector 问题
2011-5-24 08:11 3 2187
multisim使用简介 attachment
2011-5-23 23:23 1 2156
quartus ii 中自动分配管脚的三种方法(转)
2011-5-23 23:22 3 2486
提高电子系统设计自动化的一种方法
2011-5-23 22:59 0 2035
从FPGA转换到门阵列
2011-5-23 22:53 2 1499
低电压PLD/FPGA的供电设计
2011-5-23 22:51 2 2208
比较全面的电子课件(分享) attachment
2011-5-23 21:47 4 1957
100G光网络时代 FPGA芯片厂商将何去何从?(转贴)
2011-5-23 17:02 3 2210
[matlab] 大家都用哪个版本的ISE?  ...2
2011-5-23 16:42 23 5821
latticeXP2-5系列FPGA初次使用未配置时IO状态
2011-5-23 10:04 1 3283
HOW TO USE SDRAM(资料) attachment
2011-5-22 22:10 2 1487
ALTERA FPGA在微处理器系统中的在应用配置
2011-5-22 22:10 2 2132
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则