收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

zynq-7000产品出来了吗?
2011-5-28 19:19 12 3937
FPGA之间并行数据的传输(From smth)
2011-5-28 19:14 8 3348
时钟时序分析? attach_img agree
2011-5-28 19:11 16 3809
FPGA设计重利用方法 attachment
2011-5-28 19:03 7 2230
BBS系统能不能自动设置新回复邮件通知的功能
2011-5-28 19:02 3 1957
最近完成了一个CycloneIII fpga开发板,分享一下经验 attachment
2011-5-28 12:03 3 5376
专业方向问题。集成电路orFPGA?
2011-5-28 11:55 7 3297
介绍一本书——xilinx PLD高级应用与设计技巧
2011-5-27 23:53 11 3024
用FPGA器件实现UART核心功能的一种方法
2011-5-27 23:40 2 2678
快速中值滤波的FPGA实现 attachment
2011-5-27 23:40 10 3714
紧急求助:关于DSP Builder 9.1的**问题
2011-5-27 14:50 0 2917
怎样用按键做加法减法
2011-5-27 14:48 2 2470
请教autoesl一个关于XILINX的脚本问题
2011-5-26 17:19 18 4086
Xilinx-从FPGA到处理器(分享)
2011-5-26 14:23 6 2595
赛灵思:超越摩尔定律(转)
2011-5-26 14:15 3 3047
medelsim遇到只有输入波形没有输出波形的问题
2011-5-26 14:14 2 2331
请教一个方案,兄弟们
2011-5-26 13:58 18 3788
多时钟域数据传递的FPGA实现(zz) agree
2011-5-26 13:54 5 2709
[下载]详细介绍xilinx offset约束设置的资料 attachment
2011-5-26 13:48 2 2082
赛灵思收购 AutoESL答问 agree  ...2
2011-5-26 10:02 22 4941
怎样写testbench-xilinx attachment
2011-5-26 09:20 6 2787
VHDL语言能否计算出误码率?
2011-5-26 09:08 5 3087
基于CPLD的短帧交织器设计实现 attachment
2011-5-25 22:24 2 2963
转载自EEWorld:FPGA设计者的5项基本功
2011-5-25 22:16 4 2619
片上系统(SOC)设计与EDA[转]
2011-5-25 22:16 4 2727
CPLD分析求助 attach_img
2011-5-25 20:43 3 2225
V5的价格已经下来了。LX50T不到1000
2011-5-25 17:06 16 3569
自适应Notch滤波器的FPGA实现(转) attachment
2011-5-25 15:58 1 2268
Virtex-4 FPGA为安全GSM标准奠定基础 attachment
2011-5-25 11:30 1 2016
为什么我一边发贴一边自动给我结贴呢?
2011-5-25 10:34 9 2937
quartus的界面如何恢复 attach_img
2011-5-25 08:28 10 9846
求助(有图有真相)
2011-5-24 23:21 1 2103
[Quartus] spartan6 iodelay2和ioserdes2??
2011-5-24 14:18 7 5349
FPGA+DSP实时三维图像信息处理系统(zz)
2011-5-24 13:55 8 2916
ISE文件类型说明 (from smth)
2011-5-24 11:14 6 2845
一个小小的程序问题(在线等),急! attach_img
2011-5-24 09:53 4 2076
Verilog HDL语言在FPGA/CPLD开发中的应用
2011-5-24 09:40 1 2394
Phase Detector 问题
2011-5-24 08:11 3 2549
multisim使用简介 attachment
2011-5-23 23:23 1 2378
quartus ii 中自动分配管脚的三种方法(转)
2011-5-23 23:22 3 2784
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部