FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14355|帖子: 104807

1 ... 320 321 322 323324325 326 327 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[matlab] 求助：如何将自己写的verilog模块封装成IP核 ip核 verilog sainbrady 2011-5-12 17:06 10 14300
我想请问下FPGA的管脚作用在Datasheet里怎么去看？ datasheet FPGA 管脚 xiepengchenghn 2011-5-12 15:49 0 1902
关于fpga仿真图的疑问 FPGA PGA 仿真 XLDZZ 2011-5-12 11:53 4 2119
Xilinx DCM 使用 XILINX DCM 时钟明空 2011-5-12 09:31 13 8833
关于存储器的疑问存储器 DRAM XLDZZ 2011-5-12 09:01 5 2231
对时序分析的一点疑问时序 Synplify FPGA sunt8707 2011-5-11 20:51 6 2822
Verilog程序的有些地方不懂？ verilog程序 TE ev guyibeijing 2011-5-11 17:26 4 2974
请教一个频率采集问题 PLD 信号 galton1982 2011-5-11 15:55 8 3906
关于驱动能力信号芯片 wxfxwk1986 2011-5-11 15:06 7 4103
求助几个关于FPGA的逻辑分析仪程序问题急！！！ FPGA PGA 逻辑分析仪 myq777920 2011-5-11 02:24 2 2191
请教FPFA供电问题供电 FPGA PGA lyfwxm510 2011-5-10 23:21 3 2233
如何实现3组总线6个方向的数据传输？总线数据传输 hyhjjg 2011-5-10 15:07 0 2320
请教高手：使用Xilinx哪个系列的FPGA实现MDIO接口好一点 XILINX io接口 FPGA实现 liqigang 2011-5-9 21:04 12 10303
[CPLD] 有用spartan 3E starter 在XPS做过简单实验的吗？ spartan starter ps Cang_Er_Yue 2011-5-9 20:56 14 7787
[matlab] DSP48E1 Multiplier sizes DSP Multiplier IO AutoESL 2011-5-9 20:18 2 3359
[CPLD] 请问spartan－3E的差分信号约束文件怎么写啊？ spartan 差分信号 COM 老大的幸福 2011-5-8 22:36 3 3483
三月英雄榜!!速速来领奖 FPGA PGA TE SuperX-man 2011-5-7 21:00 9 7049
随身随地查找下载赛灵思技术文档！赛灵思 IO TI mzhang198 2011-5-7 20:58 16 4881
关于mig AN spartan 控制 wxfxwk1986 2011-5-7 12:25 1 2176
求有经验者帮忙回答个问题 ni Reset se wxfxwk1986 2011-5-7 12:20 4 2231
学习Verilog的感想 ...2 verilog 电路电子汉江之源 2011-5-6 17:06 36 10325
mcs文件是用什么软件能解读？谢谢 mcs 软件 ljy1014 2011-5-6 16:41 2 3668
有没有1.5V~5V IO电平都能兼容的CPLD？ PLD 电平 mcuisp 2011-5-6 14:08 3 3864
关于fpga的IO烧毁问题 FPGA IO AN XLDZZ 2011-5-6 13:48 9 7581
[VHDL] Virtex-5 FPGA力助LTE仿真器 FPGA LTE 仿真器爱在2012 2011-5-5 21:59 4 2421
用verilog写的可控分频器的出错的疑问 verilog 分频器 tc playjian 2011-5-5 15:19 8 3255
大家帮我看看NCO AC sunyijundianzi 2011-5-5 10:04 0 1931
avb PROCESS processing IO hjjnet 2011-5-4 22:05 1 1918
如何画波形转成PDF pd image ce binghe41 2011-5-4 20:00 1 2243
求助，最近再看verilog，在I2C这里卡住了 verilog lxc806705 2011-5-4 00:04 1 2931
开发xilinx的XC4000用哪个版本的ISE XILINX se 芯片 joyce_jian 2011-5-3 23:59 4 2771
[matlab] Xilinx 大学计划EDK,ISE入门教材10.1 XILINX se jie4567 2011-5-3 21:40 12 4604
我嘞个去～～～ ...2 pc FPGA PGA lelee007 2011-5-3 21:38 29 5388
显示控制控制 XILINX hjjnet 2011-5-3 21:28 5 2129
[CPLD] 求教高人，解答关于管脚约束时钟Pin的错误！！！！时钟管脚 pi mhanchen 2011-5-3 21:28 5 2799
如何通过改善Verilog程序以减少CPLD的宏单元用量 PLD verilog ino1988 2011-5-3 17:09 7 4998
FPGA时序收敛设计技巧 FPGA 时序收敛 COM mzhang198 2011-5-3 09:43 3 2328
FPGA仿真软件 FPGA 仿真软件 PROTUES ADaiPlay 2011-5-2 10:37 5 5115
FPGA选型 FPGA 选型 funcye 2011-5-1 15:57 4 2929
问一个关于dcm的细节问题呀 DCM 信号输出信号 wxfxwk1986 2011-5-1 11:14 3 2922