FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 3|主题: 14259|帖子: 104540 收藏 (180)

1 ... 313 314 315 316317318 319 320 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


探讨：改造Microblaze有前途不？ MICROBLAZE ip MIPS drentsi 2011-6-4 21:08 5 3691
[matlab] ISE map报告里面Latch-thrus是什么意思 Latch se DAS AutoESL 2011-6-3 20:33 7 5079
ZYNQ中文讲座 zynq 嵌入式 Zynq-7000 明空 2011-6-3 12:55 1 2605
[知识] IC 设计流程及各阶段典型软件软件 ic 仿真 wangjun88 2011-6-3 11:43 4 2376
Virtex-5 FPGA力助LTE仿真器 FPGA LTE 仿真器 diny 2011-6-3 11:38 6 2211
视频处理应用视频处理 MPEG AC sherry88 2011-6-3 11:37 4 2297
[matlab] 影响FPGA设计时钟因素的探讨 FPGA设计时钟 AC sherry88 2011-6-2 23:22 3 2042
探索嵌入式教育，第三届开源硬件大赛起航嵌入式开源硬件大赛 beckhamtao 2011-6-2 23:18 3 2660
降低FPGA功耗的设计技巧 FPGA 时钟器件奔腾2.0 2011-6-2 15:55 3 2146
SRAM工艺FPGA的加密技术 FPGA 加密技术 AutoESL 2011-6-2 15:50 6 2294
探析ARM启动代码启动代码 ARM ST 老大的幸福 2011-6-2 15:44 7 2438
Verilog初学者遇到的问题，请教各位！ verilog TPU andy_mqy 2011-6-2 15:32 10 3334
[matlab] Xilinx公司ISE10.1软件及简单设计流程介绍 XILINX 软件 se mzhang198 2011-6-2 15:32 11 3204
FPGA开发板 FPGA开发板 XILINX 693294195 2011-6-2 15:22 4 2223
[matlab] 寄存过的地址被XST吸收到BRAM里面之后会对timing有影响吗? ST Timing BRAM AutoESL 2011-6-2 15:15 3 2315
[FPGA] 本人有三块spartan-3e starter的板,想转让出去,有意的请进 starter Spartan-3E ganzai 2011-6-2 15:10 14 3442
Xilinx第三届OpenHW开源硬件与嵌入式大赛隆重开幕开源硬件 pen 嵌入式 beckhamtao 2011-6-2 14:34 5 3775
2011北京网友会讨论帖 FPGA PGA atua 2011-6-2 09:33 4 2350
求指教，只会周期约束的悲剧。。。 AN ST 奔跑的鸡腿 2011-6-1 20:42 1 2713
买ALTERA FPGA开发板买CYCLONE哪个系列好？ altera cyclone FPGA开发板 xlzhu 2011-5-31 21:33 3 4675
XILINX终于集成模拟ADC了7系列的AMS　 ADC AMS XILINX jameswangchip 2011-5-31 11:47 0 2183
Writing Successful RTL Descriptions in Verilog UCC ce Description 21IC之星 2011-5-31 11:43 12 3026
限时促销 - ML 605 FPGA PGA vi mzhang198 2011-5-31 11:40 5 2709
max2 ccyclone2 使用5v电压的问题 cyclone2 电压 IO XLDZZ 2011-5-30 23:03 3 2482
【转】FPGA的“可编程”使你迷惑吗？ ...2 FPGA 编程电路 ilove314 2011-5-30 22:27 28 5957
[matlab] FPGA调试工具chipscope ChipScope FPGA 调试小云001 2011-5-30 22:26 1 2444
Virtex-5 LX50T 配套的SFP选型? SFP 选型 Virtex-5 ysdx 2011-5-30 22:12 6 3491
求大侠指教，eda延时问题 EDA ST widpj 2011-5-30 20:47 5 2897
刚设计了一块V6 设计 americ 2011-5-30 20:20 5 2307
VHDL VHDL training Train hjjnet 2011-5-30 15:08 2 2377
如何用一片RAM实现收发的两个fifo FIFO 控制 hujnn 2011-5-30 11:19 6 4318
异步FIFO结构 FIFO 异步小云001 2011-5-30 10:51 6 2978
。。。 FPGA PGA 液晶 jerry1213 2011-5-30 10:16 0 2072
使用retiming提高FPGA性能 FPGA Timing AN AutoESL 2011-5-30 09:15 0 2751
设计异步多时钟系统的综合以及描述技巧异步时钟系统 Design AutoESL 2011-5-30 09:12 0 2172
FPGA设计中的编程技巧 FPGA设计编程技巧 0中国芯0 2011-5-30 09:02 1 2003
求助先谢了 AC zyzyzy407 2011-5-30 08:57 9 2343
Verilog verilog verilo des hjjnet 2011-5-29 23:49 3 1848
system C System TE syste hjjnet 2011-5-29 23:44 3 2274
easypath path hjjnet 2011-5-29 23:40 4 1839