订阅

今日: 0|主题: 14266|帖子: 104576

【转】片上系统设计与EDA 简单谈谈片上系统设计与EDA
2011-6-6 12:49 2 2740
[matlab] FPGA实现嵌入式系统的优势
2011-6-5 20:59 2 2584
[转帖]关于BRAM的COE文件问题
2011-6-5 20:54 1 2983
[建议] IT职场生存的一些建议
2011-6-5 20:51 1 2326
如何才能让进程挂起!纠结 ……求指教
2011-6-4 21:31 3 2804
探讨:改造Microblaze有前途不?
2011-6-4 21:08 5 3824
[matlab] ISE map报告里面Latch-thrus是什么意思
2011-6-3 20:33 7 5140
ZYNQ中文讲座
2011-6-3 12:55 1 2666
[知识] IC 设计流程及各阶段典型软件
2011-6-3 11:43 4 2424
Virtex-5 FPGA力助LTE仿真器 attachment
2011-6-3 11:38 6 2293
视频处理应用 attachment
2011-6-3 11:37 4 2349
[matlab] 影响FPGA设计时钟因素的探讨 attachment
2011-6-2 23:22 3 2067
探索嵌入式教育,第三届开源硬件大赛起航
2011-6-2 23:18 3 2677
降低FPGA功耗的设计技巧
2011-6-2 15:55 3 2190
SRAM工艺FPGA的加密技术 attachment
2011-6-2 15:50 6 2377
探析ARM启动代码
2011-6-2 15:44 7 2478
Verilog初学者遇到的问题,请教各位!
2011-6-2 15:32 10 3401
[matlab] Xilinx公司ISE10.1软件及简单设计流程介绍
2011-6-2 15:32 11 3398
FPGA开发板
2011-6-2 15:22 4 2262
[matlab] 寄存过的地址被XST吸收到BRAM里面之后会对timing有影响吗?
2011-6-2 15:15 3 2397
[FPGA] 本人有三块spartan-3e starter的板,想转让出去,有意的请进
2011-6-2 15:10 14 3484
Xilinx第三届OpenHW开源硬件与嵌入式大赛隆重开幕 attach_img
2011-6-2 14:34 5 3899
2011北京网友会讨论帖 attach_img
2011-6-2 09:33 4 2418
求指教,只会周期约束的悲剧。。。
2011-6-1 20:42 1 2774
买ALTERA FPGA开发板买CYCLONE哪个系列好?
2011-5-31 21:33 3 4729
XILINX终于集成模拟ADC了7系列的AMS 
2011-5-31 11:47 0 2285
Writing Successful RTL Descriptions in Verilog attachment agree
2011-5-31 11:43 12 3155
限时促销 - ML 605
2011-5-31 11:40 5 2808
max2 ccyclone2 使用5v电压的问题
2011-5-30 23:03 3 2532
【转】FPGA的“可编程”使你迷惑吗?  ...2
2011-5-30 22:27 28 6076
[matlab] FPGA调试工具chipscope attachment
2011-5-30 22:26 1 2497
Virtex-5 LX50T 配套的SFP选型?
2011-5-30 22:12 6 3583
求大侠指教,eda延时问题
2011-5-30 20:47 5 3048
刚设计了一块V6
2011-5-30 20:20 5 2314
VHDL attachment
2011-5-30 15:08 2 2439
如何用一片RAM实现收发的两个fifo
2011-5-30 11:19 6 4461
异步FIFO结构 attachment
2011-5-30 10:51 6 3071
。。。
2011-5-30 10:16 0 2149
使用retiming提高FPGA性能 attachment
2011-5-30 09:15 0 2835
设计异步多时钟系统的综合以及描述技巧 attachment
2011-5-30 09:12 0 2209
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

返回顶部 返回版块