FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 16|主题: 14259|帖子: 104533 收藏 (180)

1 ... 73 74 75 767778 79 80 81 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


板子下载失败：The idcode read from the device does not match the idcode ...2 ROM Match AD zhuxinyu2008 2018-1-29 22:41 38 16281
[FPGA] AD7606快速采样问题 AD7606 FPGA PGA 祥和6 2018-1-29 17:14 0 1690
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载46：基于仿真的第一个工程... altera FPGA 仿真 rousong1989 2018-1-29 15:05 0 679
[VHDL] 玩转VHDL015-高速信号的比特同步高速信号 VHDL 时钟 ucx 2018-1-29 12:01 0 1155
在Quratus II 中出现Fast TLB Miss Exception vector memory是什么问题？ FAST memory engineertky 2018-1-28 10:32 2 1784
[FPGA] FGPA DVI TFP401A tfp401a FGPA vi yzh0912 2018-1-27 08:47 3 2370
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载基于仿真的第一个工程实例... altera FPGA 仿真 rousong1989 2018-1-26 22:44 0 1069
ZYNQ XC7XXX 硬件原理图和PCB PCB zynq mochou 2018-1-26 13:05 6 3226
[FPGA] 勇敢的芯伴你玩转AlteraFPGA连载基于仿真的第一个工程... 仿真 AlteraFPGA LSI rousong1989 2018-1-24 21:27 0 797
[FPGA] 结束孙宝征 2018-1-24 11:46 3 811 1
[FPGA] 让FPGA输出400mV至600mV的交流信号 FPGA 交流信号 spartan zhulin 2018-1-23 20:21 4 1227
Avnet Zynq-7000 SoC/AD9361 SDR 系统开发套件介绍 AD9361 NET SOC jameswangchip 2018-1-23 10:04 9 7050
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载43：基于仿真的第一个工程... altera FPGA 仿真 rousong1989 2018-1-22 21:08 0 741
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载42：基于仿真的第一个工程... altera FPGA 仿真 rousong1989 2018-1-21 21:46 0 980
[FPGA] [求助]FPGA+USB_cy7c68013实现 CY7C68013 FPGA USB 小范fpr 2018-1-20 22:39 4 981
FPGA固化 FPGA altera cyclonev llccvv 2018-1-20 17:37 2 960
[FPGA] 求助！XC3S50AN的可以JTAG调试，但是不能下载到内部flash flash JTAG调试 AN longsky1985 2018-1-20 12:02 10 4203
利用FPGA进行AD转换后进行乘法运算 FPGA AC xpfshawn 2018-1-17 15:01 1 1320
[Quartus] 波形问题 module Input Output 1286108281 2018-1-17 14:40 5 1244
[Quartus] quarter ii 10.0是不是只能联合ModelSim一起进行仿真？ modelsim UART 仿真初学者23333 2018-1-17 14:38 1 1773
[FPGA] 【学习】 FPGA必备知识 FPGA ip 集成对我而言 2018-1-17 13:58 4 1157
勇敢的芯伴你玩转Altera FPGA连载41：基于仿真的第一个工程... altera FPGA 仿真 rousong1989 2018-1-17 10:05 0 773
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载40：基于仿真的第一个工程... FPGA altera 仿真 rousong1989 2018-1-15 17:49 0 1007
[FPGA] Xinlinx中EDK添加xps_intc中断问题 NTC ps xinlinx thytsx 2018-1-15 11:52 3 1065 1
[FPGA] Xilinx 在ISE已完成的工程文件中添加IP核 ip核 XILINX se xpfshawn 2018-1-14 21:13 2 1391 1
[FPGA] 求教大神！！读EEROM，程序会经常死在无法理解的状态机 ROM 1273687647 2018-1-14 20:41 8 1670 3
[FPGA] 新人求请教 altera ce EP4CE6 前缀太长不好念 2018-1-13 12:02 1 719
FPGA三段式状态机里定时任务如何处理 FPGA 三段式状态机 whyil 2018-1-10 16:10 0 992
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载38：：Verilog代码风格之双向... altera FPGA verilog代码 rousong1989 2018-1-9 21:59 2 1238
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载39：Verilog代码风格之提升系... altera FPGA verilog代码 rousong1989 2018-1-9 19:25 0 1280
[FPGA] chipscope的条件触发怎么用？ ChipScope 触发 control 胡斯哲 2018-1-9 19:07 2 3424
[matlab] MATLAB 的system generator仿真闪退 generator matlab System xpfshawn 2018-1-8 12:56 1 1258
[FPGA] zedboard通过FMC连接AD子板后无法扫出zynq芯片 AD fm zedboard 天空的伤 2018-1-7 21:14 2 1798
[FPGA] FPGA设计过了几年后才出现的奇怪问题 FPGA设计通信编译 vincentron 2018-1-5 09:22 4 1482 1
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载37：Verilog代码风格之同步以... altera FPGA verilog代码 rousong1989 2018-1-4 18:29 0 941
[CPLD] 请问各位大神，Lattice 的ispMACH LC4512 CPLD烧程序问题？ ispmach lattice 6688hyc 2018-1-3 21:43 1 1205
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载36：Verilog代码风格之寄存器... altera FPGA rousong1989 2018-1-2 19:58 0 1098
[FPGA] 特权同学FPGA微信专栏 FPGA PGA rousong1989 2018-1-2 19:51 0 768
[verilog] 各位大神请帮忙 UART 端口 BigCLoveTu 2018-1-2 09:09 1 856
[FPGA] DDR3初始化配置后内部存储单元的值是什么？存储单元 DDR3 控制器 RGGBer 2017-12-30 14:08 2 1370