FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14266|帖子: 104574 收藏 (180)

1 ... 74 75 76 777879 80 81 82 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 勇敢的芯伴你玩转Altera FPGA连载37：Verilog代码风格之同步以... altera FPGA verilog代码 rousong1989 2018-1-4 18:29 0 969
[CPLD] 请问各位大神，Lattice 的ispMACH LC4512 CPLD烧程序问题？ ispmach lattice 6688hyc 2018-1-3 21:43 1 1242
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载36：Verilog代码风格之寄存器... altera FPGA rousong1989 2018-1-2 19:58 0 1134
[FPGA] 特权同学FPGA微信专栏 FPGA PGA rousong1989 2018-1-2 19:51 0 796
[verilog] 各位大神请帮忙 UART 端口 BigCLoveTu 2018-1-2 09:09 1 889
[FPGA] DDR3初始化配置后内部存储单元的值是什么？存储单元 DDR3 控制器 RGGBer 2017-12-30 14:08 2 1388
[FPGA] 【华为FPGA招聘】 FPGA 华为 COM xiafei321 2017-12-30 09:40 1 2293
[modelsim] ISE14.7和modelsim10.1联合仿真出现问题 modelsim 仿真 ISE14.7 LiuYang0913 2017-12-28 17:34 4 2219
成都天奥电子和苏州长风航空电子航空电子工程师狂羁青马 2017-12-28 17:26 2 1213
[matlab] 关于MATLAB和ISE联合仿真 se 仿真 matlab xpfshawn 2017-12-27 13:13 1 1461
勇敢的芯伴你玩转Altera FPGA连载35：Verilog代码风格概述 altera FPGA verilog代码 rousong1989 2017-12-27 10:11 0 974 1
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载34：Verilog代码书写规范 altera FPGA verilog代码 rousong1989 2017-12-27 09:45 0 1380
[FPGA] altera和xilinx官网的开发板为什么那么贵？和国产的锆石，黑金有什么区别吗？ altera XILINX 开发板 zpccx 2017-12-26 15:09 9 9577 1
[FPGA] 请教数据时钟是否能接入FPGA普通IO FPGA IO 时钟 huijiey 2017-12-24 11:49 4 2085
[FPGA] 新手求助，我写的程序复位有时出错，但在仿真里看是正... 仿真 TE ck whyil 2017-12-24 09:14 0 1048
[FPGA] SPARTAN——6 开发板FPGA的多种功能实现 FPGA spartan 开发板 xpfshawn 2017-12-23 10:12 1 1165
求助各位大佬，思考部分怎样回答 ST ic CJCCJCCJC 2017-12-22 22:34 1 999
[FPGA] 全局时钟可配置时钟 DCM FPGA hnliucan520 2017-12-22 17:12 0 732
终于把Cyclone IV E115芯片加了2.54的排针了 cyclone 芯片 AC 为FPGA献身 2017-12-21 22:14 2 1743
[Quartus] FPGA单芯片四核二乘二取二的安全系统四核 FPGA kkzz 2017-12-21 10:31 5 3143
[CPLD] 新手试着写的一个计数器，麻烦大神指点一下计数器 ST ic Breakcrow 2017-12-20 12:34 0 910
勇敢的芯伴你玩转Altera FPGA连载33：可综合的语法子集4 altera FPGA AlteraFPGA rousong1989 2017-12-19 21:40 0 859
一位老电子工程师十年的职场感悟(转） ...2 3 4 电子工程师示波器仿真 AutoESL 2017-12-19 13:39 79 15786
[FPGA] 折腾我的FPGA Arria II GX125做做算法为大家义务做板 ...2 Arria FPGA 接口为FPGA献身 2017-12-18 19:53 27 3437
[Quartus] quartus RTL仿真和门极仿真结果不一样怎么处理仿真 RTL jetlin1992 2017-12-17 11:30 4 2633
[verilog] 语法错误A begin/end block was found with an empty body. AN ck ge eko 2017-12-17 11:28 2 5537
[verilog] Verilog串口通信问题串口通信 verilog RS 892953881 2017-12-17 11:24 6 2205
[verilog] 请教Verilog中case书写用法 verilog verilo se s_h_q 2017-12-17 11:19 2 2253
[verilog] 同段代码在 test bench和在工程模块中结果不一样代码 TEST edge pingis58 2017-12-17 11:17 2 1475
[verilog] 哪位大神帮忙看一下Verilog程序，是哪里的问题 verilog程序 TE ST Ericsson11 2017-12-17 11:11 6 1692
[verilog] 初学Verilog，出现的错误解决不了，求帮忙 verilog TI se 夏天的微笑 2017-12-17 11:09 5 9978
[verilog] 刚学Verilog，编了下面的程序，仿真时运行出不来结果 verilog 仿真 verilo JasonnLee 2017-12-17 11:07 1 1679
[FPGA] Verilog中同步复位和异步复位比较同步复位 verilog zhangmangui 2017-12-16 08:51 0 1499
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载32：可综合的语法子集3 altera FPGA AlteraFPGA rousong1989 2017-12-15 09:39 1 883
如果CPLD的资源达到了90多，对逻辑和时序有何影响？时序 altera 小研究 2017-12-14 10:32 6 1703
[FPGA] 数字时钟管理器IP核的使用 ip核数字时钟 adv hnliucan520 2017-12-13 09:36 0 853
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载31：可综合的语法子集2 altera FPGA AlteraFPGA rousong1989 2017-12-12 20:47 0 748
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件... altera FPGA 器件 rousong1989 2017-12-12 15:39 1 979
[FPGA] 请问一个高速数据存储的方案。高速数据数据存储 sd zsuhh 2017-12-11 10:37 7 2284
[verilog] verilog 写的串口在一个状态机里面，有一个寄存器无法执... verilog 串口 ok407371195 2017-12-10 22:35 14 2704