FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14200|帖子: 104294 收藏 (179)

1 ... 84 85 86 878889 90 91 92 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 例说FPGA连载83：工业现场实时监控界面设计之功能概述 FPGA PGA 实时监控 rousong1989 2017-3-23 22:32 0 752
[FPGA] 经典FPGA毕业设计案例文档教程 FPGA 毕业设计 article mdykj33 2017-3-23 10:23 0 1103
[FPGA] 关于模块之间信号时序同步的问题时序信号 Output solamy 2017-3-22 08:17 2 1477
[FPGA] 例说FPGA连载82：TXT文本阅读器设计之板级调试 FPGA PGA 调试 rousong1989 2017-3-21 21:56 0 603
[verilog] 倒计时系统设计（上）之计时模块系统设计 ST TE zhangyuhua 2017-3-21 21:26 1 1494
[FPGA] Xilinx推出reVISION堆栈 XILINX Revision 机器学习 jameswangchip 2017-3-20 10:50 1 739
[FPGA] 例说FPGA连载81：TXT文本阅读器设计之GB2312中文字符集简介 FPGA PGA gb2312 rousong1989 2017-3-19 20:16 0 1113
[verilog] 倒计时系统设计（下）之数码管显示和顶层数码管显示系统设计 TE zhangyuhua 2017-3-19 15:21 0 1345
[FPGA] 明德扬最新分享---FPGA设计新技巧：四段式状态机 FPGA设计 ge mdykj33 2017-3-17 14:20 2 1413
[verilog] 求大神看一下问什么仿真图 led 没有图形 LED 仿真 ge 初学者23333 2017-3-17 09:43 1 654
[FPGA] 例说FPGA连载80：TXT文本阅读器设计之功能概述 FPGA PGA rousong1989 2017-3-16 15:42 0 664
[VHDL] 新手请大神帮忙看一下程序 hz RS 信号 sioc10jq 2017-3-16 14:58 4 1115
[FPGA] 使用Quartus开发FPGA项目流程的问题？ FPGA 代码 zpccx 2017-3-15 15:25 2 907
[modelsim] Failed to open design unit file "modelsimf.vhd" in read mode Design LED modelsim my_style 2017-3-15 09:47 0 2214
[modelsim] modelsimf.vhd文件问题 modelsim hd COM my_style 2017-3-15 09:29 0 966
[FPGA] 例说FPGA连载79：基于VGA显示器的720p的广告设计之板级调试 FPGA 显示器调试 rousong1989 2017-3-14 22:37* 0 686
[modelsim] cyclone IVE PLL modulesim 仿真时钟输出不正常怎么破 esim 时钟仿真 shcshc1234 2017-3-14 21:41 1 1648
[FPGA] 【明德扬至简设计法系列教程】FPGA毕业设计案例文档教程... FPGA 毕业设计计数器 mdykj33 2017-3-14 18:17 0 771
[FPGA] 付费请人做一个解波形的小工具费请人工具波形 lixiang69 2017-3-14 16:32 6 1227
[FPGA] 又来骚扰猴哥，altera C4器件能否实现双向LVDS端口？ altera 端口器件 yangwenguan 2017-3-14 08:20 2 1154
[FPGA] XC7K325与6678的SRIO通信，求助 rio 通信信号 dlutccj 2017-3-13 21:52 3 1558
[FPGA] 分析协议利器，工程师好帮手工程师 ps 模拟 togo 2017-3-13 20:08 3 1217
[FPGA] 两片ssram操作 AC hz 黎释注册 2017-3-13 15:29 0 647
[FPGA] 有没有做过基于FPGA的dds信号发生器 FPGA DDS信号发生器 xiemingyou 2017-3-13 14:02 2 873
[FPGA] BRAM取值问题 BRAM wybhet 2017-3-13 09:26 0 514
[verilog] 一个按键具有两个功能（如：Start/Stop信号） top start 信号 zhangyuhua 2017-3-12 20:07 0 1113
[FPGA] microblaze中断问题 MICROBLAZE inter TE bugbugbug 2017-3-12 15:35 11 4211
[FPGA] xilinxFPGA综合时候资源利用率为50%左右，但是映射（map）后.... xilinxFPGA 映射 ip核梦想飞 2017-3-11 20:18 2 1605
[FPGA] verilog,遇到个问题，不知道怎么解释 verilog verilo 辉色天空 2017-3-10 16:39 3 951
ZYNQ DDR3 DDR3 zynq 控制 sss10_leon 2017-3-10 10:53 1 1002
[FPGA] 求购 DSP FPGA PGA zaijian540 2017-3-9 17:07 0 471
FPGA实现A/D接口接口 FPGA实现 a/d hktkyyz 2017-3-9 17:02 1 964
[Quartus] 求用vhdl语言写的音频信号发生器代码 vhdl语言代码 ccd203 2017-3-9 16:59 1 1005
[FPGA] 华为内部经典FPGA时序资料---FPGA input delay约束的方法 Input FPGA 时序 PKJIE吴 2017-3-9 16:10 3 1077
xilinx 关于例化的参数 XILINX Wire wybhet 2017-3-9 15:47 0 571
[FPGA] 请问BRAM读写问题 BRAM 读写 AC wybhet 2017-3-9 08:24 3 1966
[FPGA] 数字信号处理数字信号处理 FPGA PGA bzp7149692 2017-3-6 13:04 0 585
[FPGA] FPGA项目开发群，邀请有经验的FPGA开发高手进入 FPGA开发 AN spartan6 liangziusb 2017-3-5 22:11 4 1736
[VHDL] 急求 HDL ccd203 2017-3-5 10:11 0 691
XILINX的FIFO中的first word fall through的意思是什么？ FIFO FIR through wmsk 2017-3-3 22:42 4 15538