收藏本版 |订阅

今日: 0|主题: 14417|帖子: 104966

哪位有ANSI/VITA 57.1-2010标准?
2019-7-15 19:36 1 3625
[FPGA] DK-START-GW1N4fpga开发板用户手册 新人帖 attachment
2019-7-15 09:18 2 984
[FPGA] 在用赛灵思的FPGA,现在手头案子需要搭载一个SRAM,什么好的推荐? 新人帖 attachment
2019-7-14 21:20 12 2560
[FPGA] Xilinx做的一块开发板
2019-7-14 15:26 2 967
[FPGA] Panda侃技术,聊一聊国产FPGA attach_img
2019-7-13 23:49 1 2000
[FPGA] JTAG
2019-7-12 08:09 2 723
[FPGA] Linux_GUI加速(1)_GUI系统概述 新人帖
2019-7-10 11:55 6 1293
SDRAM和FLAH应该怎么选择 新人帖 attachment
2019-7-10 11:33 2 1259
[FPGA] 有人会设计K7 420T的板子吗?可以有偿外包
2019-7-9 16:45 10 1793
AD9642与altera FPGA的时序处理
2019-7-8 09:45 3 1345
[Quartus] 有关QuartusII软件的一个问题
2019-7-3 08:53 7 1457
ZYNQ的新板子,过年期间画的,留着以后用 attach_img
2019-7-2 23:43 15 3187
ZYNQ AXI-DMA
2019-7-2 23:18 7 1960
[FPGA] FPGA 复位
2019-7-1 23:02 8 1203
[Quartus] 求助 Quartus II 9.1 安装包
2019-6-29 09:10 3 1668
[FPGA] 例说FPGA97:基于HDMI的AV采集显示之hdmi_controller.v模块代码... attach_img
2019-6-27 12:31 2 1922
[FPGA] 用FPGA设计的简易数字计频器 attach_img
2019-6-25 23:14 1 797
[FPGA] 基于fpga的 cameralink信号转光信号问题 新人帖
2019-6-25 17:56 8 1651
Spartan-6 系列芯片问题请教
2019-6-24 23:13 5 1573
[Quartus] 请教在quartusII中的实例引用ALT_IOBUF这个symbol指的是三态门吗
2019-6-19 11:45 1 5077
[verilog] vivado进行simulation时停在一个时间点 attach_img
2019-6-18 07:48 2 2408
[verilog] 用uart串口发送16位数据总是不对,调了一天了,求大佬帮助
2019-6-17 22:38 2 1946
[modelsim] ModelSim看波形的时候突然被中断了 新人帖 attach_img
2019-6-17 10:22 3 2843
VHDL 两个时钟问题 attach_img
2019-6-16 00:02 3 1173
请问这是verilog的什么语法 attach_img
2019-6-15 22:13 4 1124
使用ML605板子 官方的例子,DDR3初始化不成功,有偿请求帮助
2019-6-15 21:40 15 2066
FPGA使用100M时钟驱动IO口 attach_img
2019-6-15 17:50 9 1876
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载65:数码管驱动实例 attach_img
2019-6-12 10:31 1 1795
基于STM32和FPGA的多轴运动控制器的设计 attachment
2019-6-12 09:18 9 4780
[CPLD] xilinx microblaze 移植linux  ...234
2019-6-11 10:50 65 14729
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部