本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7848|帖子: 44078

【求助】谁有A/D和D/A转换的verilog的程序啊??? attachment
2013-5-16 23:10 10 4986
PCI Express开发技术
2013-5-15 22:59 1 2574
分享protues完美教程 attachment
2013-5-15 22:32 6 2248
请教关于AD采样和sram保存数据的问题
2013-5-15 22:28 7 2441
请教TINA软件仿真
2013-5-15 21:57 0 2761
cadence软件问题求助 attach_img
2013-5-15 15:16 4 1594
PCB板的高速信号电路设计技术
2013-5-14 23:41 11 3111
电源完整性设计详解 attach_img
2013-5-14 23:39 11 2038
cadence的安装问题
2013-5-14 23:36 0 1752
业内首款单芯片数字收音机接收器
2013-5-14 16:15 0 2340
关于labview的问题
2013-5-13 20:02 1 1494
从尚德重组看光伏产业
2013-5-13 15:47 0 2110
请问以下2款IC 谁认识。
2013-5-13 09:21 7 1481
高速电路设计和信号完整性分析
2013-5-11 23:09 4 2700
高速CMOS 模拟集成电路中的静电保护电路设计
2013-5-11 23:07 2 2856
Allegro铺铜详解
2013-5-11 19:53 5 2400
verilog学习五点经验分享
2013-5-10 20:13 5 2611
MYN系列过电压保护器
2013-5-10 15:42 0 2153
HTB三相组合式过电压保护器
2013-5-10 15:37 0 1856
cadence 16.5 Capture DRC检查规则都设置哪些项
2013-5-9 22:37 3 7727
行业新MEMS元件标准规格
2013-5-9 16:09 0 2394
ccs3.3(28335)如何新建并且配置 attachment
2013-5-9 13:03 2 1830
485通讯乱码问题,求解
2013-5-9 12:21 2 2390
关于FPGA程序下载和外部FLASH
2013-5-9 09:38 6 4572
[请教]:用过Xilinx FPGA的兄弟请进
2013-5-9 09:24 2 5059
使用xilinx FPGA实现USB控制的全套资料 attach_img  ...2
2013-5-9 09:19 22 6511
Allegro16.3约束设置
2013-5-8 23:48 3 3914
ALLEGRO 约束规则设置步骤
2013-5-8 23:45 3 4456
Allegro如何生成光绘文件
2013-5-8 23:36 14 2967
cadence 16.5 Capture DRC检查规则都设置哪些项
2013-5-8 22:23 0 1676
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部