本版专家: gaochy1126
今日: 0|主题: 7696|帖子: 42848 收藏 (43)
[protel] 该如何处理:AD08提示,我的许可在另一台电脑上使用? attach_img
2015-2-6 12:15 14 4221
[Allegro] 请问candence 16.3能打开brd文件吗 attach_img
2015-2-6 12:15 8 8140
[protel] AD08中,preferences - localization 下面的几个选项是什么含义? attach_img
2015-2-6 12:07 5 2454
[protel] Altium Designer summmer 08的尺寸标注可以分解吗? attach_img
2015-2-6 12:06 11 2903
[protel] Protel PCB布线如何避免直角 attach_img
2015-2-6 11:55 5 1780
[Allegro] allegro的自动布线器有人用过吗
2015-2-6 11:18 10 8352
[cadence] 请教cadence 原理图 CIS设置的问题 attach_img
2015-2-6 11:18 1 1513
[Allegro] 已经被分割的铜皮,怎样恢复原样 attach_img
2015-2-6 10:59 3 1560
[protel] AD10莫名其妙出现大量的重复布线,跪求高手帮忙解决 attach_img
2015-2-6 10:46 9 4440
[Allegro] allegro16.6出个gerber出现这样的问题 attach_img
2015-2-5 13:19 11 5030
[PADS] 在线求前辈指导,PADS原理图生成网表时错误报告问题
2015-2-5 10:57 2 7781
[FPGA] 求助FPGA配置完,管脚输出一直为低
2015-2-1 19:18 0 855
[FPGA] altera FPGA 资料 attachment
2015-1-31 23:21 5 1674
[Allegro] 画分离器件时选择homogeneous,出现错误 attach_img
2015-1-31 15:46 4 1179
[Allegro] Allegro中电源层分割的具体步骤
2015-1-31 15:24 2 1195
[PADS] 求组非电气连接的焊盘怎么处理
2015-1-31 15:20 5 1101
在Virtex-7和Kintex-7 FPGA中实现高性能DDR3数据速率 attachment
2015-1-31 09:39 2 1853
[multisim] multisim中怎样测量RLC串并联电路的电抗值
2015-1-30 10:24 1 1683
nrf24l01就是弄不出来啊 求指点 attach_img  ...2345
2015-1-29 16:37 82 10732
[protel] altium 使用相关问题
2015-1-29 16:25 1 1170
求助大神:proteus仿真LED花样,没有达到预期效果 attach_img
2015-1-29 15:15 6 1253
IR2110调试所遇问题 attachment
2015-1-29 14:33 2 1652
[protel] Mentor Expedition PCB中文教程 attachment
2015-1-29 10:55 6 4173
浅谈PCB敷铜的“弊与利”
2015-1-28 16:01 8 3794
[cadence] candence每次打开都说找不到license是什么情况? attach_img  ...2
2015-1-27 10:52 27 17334
求教关于滤波的
2015-1-26 12:07 0 860
[protel] 为什么新建IC放置后自动把前面新建给覆盖了 attach_img
2015-1-23 17:28 0 1016
[protel] 教你DIY简单抄板方法
2015-1-23 15:35 0 1275
[FPGA] 【转】判断哪些是模拟地哪些是数字地
2015-1-23 14:05 1 1046
[cadence] cadence安装后无法定位链接库 attach_img
2015-1-23 08:51 3 1704
[cadence] Cadence Allegro自定义菜单栏,让设计更便捷 attach_img agree
2015-1-22 17:13 2 1430
modelsim 快速入门教程
2015-1-22 14:47 1 2239
[PADS] PADS缩小覆铜边框,灌铜后会溢出边框 attach_img
2015-1-22 13:43 6 2376
[protel] sprint layout 5.0 抄板遇到的一些问题【百度知道原创】
2015-1-21 18:32 1 1720
[cadence] ORCAD原理图 网表
2015-1-20 15:44 9 1633
超级好教材--赛灵思ISE13.1设计流程详解 attachment agree
2015-1-19 22:28 18 3426
[FPGA] 屏闪
2015-1-19 22:08 3 994
[cadence] cadence16.6**后打不开 attach_img
2015-1-19 22:07 6 5555
如何简化V6 DDR3控制器的使用--转自FPGA版
2015-1-19 21:00 2 2116
[protel] PCB高级设计系列讲座 attachment agree
2015-1-19 15:16 12 2431
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则