本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7845|帖子: 44074

[PADS] PADS如何把PCB整体镜像?
2017-5-17 11:03 7 11372
[Allegro] Allegro下载
2017-5-14 12:20 3 1409
[protel] Altium designer 3D封装库制作大全 attach_img
2017-5-14 12:12 8 2790
[Allegro] Allegro从.brd文件导出封装的两个问题 attach_img
2017-5-11 20:20 5 9015
[multisim] 请大家过来看下。multiSIM仿真中的小问题
2017-5-11 15:44 0 824
[multisim] TINA工业版,可激活的哟
2017-5-8 16:13 4 1787
[protel] [转] sony PCB覆铜标准 attach_img digest  ...2
2017-5-7 14:36 34 7891
[Allegro] 打开allegro pcb editor 出现 license server machine is down or not responding 新人帖 attach_img
2017-5-6 12:31 1 2549
[Verilog HDL] 请教 $writememb 在 Verilog (Quartus II) 的正确使用方式
2017-4-30 22:49 7 2736
[multisim] Multisim 新人帖
2017-4-30 22:18 1 862
RT-Thread实时操作系统编程指南 attachment
2017-4-30 22:14 4 977
[cadence] SPICE仿真 attachment
2017-4-30 22:13 3 1387
网络接口调试助手 attachment
2017-4-30 22:11 2 1744
[protel] AD9生成PCB的时候多生成了一个GND网络 attach_img
2017-4-27 10:59 9 2003
[ISE] 在ise中如何添加自己的vhdl库和包文件
2017-4-26 19:54 2 9767
[FPGA] 简单的差分曼彻斯特编码问题 新人帖
2017-4-24 21:00 9 2269
[multisim] 电力线载波的耦合电路部分的MATLAB仿真
2017-4-21 14:20 0 1122
关于CRC32校验
2017-4-21 01:00 1 2644
[Allegro] 修改图形shape的线宽 attach_img
2017-4-20 17:50 5 4335
[FPGA] quartus ii仿真出现问题,求解决 attach_img
2017-4-18 18:03 5 4165
[multisim] 网上下的**版proteus8.1 经常闪退,是咋回事??? attachment
2017-4-14 15:23 5 6574
[protel] win7系统下protel-99se经常卡死的解决方案 attachment
2017-4-14 12:56 4 4793
[Allegro] 制作Allegro使用的精细** agree
2017-4-14 12:55 15 7921
[PADS] pads导出geber时过孔是实心孔怎么变成空心的 attach_img
2017-4-12 19:59 4 3677
[cadence] 差分走线需要考虑串扰问题吗? 新人帖
2017-4-12 17:12 5 1753
[PADS] 做元件封装时,管脚名称不能超过40个字符?怎样更改设置 attachment
2017-4-8 01:07 8 2891
[protel] 用Altium designer 创建元件库 新人帖 attachment
2017-4-7 14:14 2 854
[Allegro] 怎样将ad或者protel 的原理图导入进cadence
2017-4-2 17:40 4 5588
[Verilog HDL] eda技术实用教程 attachment
2017-3-30 21:40 2 924
[PADS] PADS9.5中文版图文安装教程 attachment
2017-3-30 21:39 2 995
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部