本版专家: gaochy1126
今日: 1|主题: 7623|帖子: 42614 收藏 (42)
[protel] 加速和改进PCB布线  ...2
2015-3-15 09:41 32 4066
[multisim] proteus步进电机仿真问题 attach_img
2015-3-15 09:24 1 1893
[cadence] Cadence高速PCB的时序分析 attachment
2015-3-15 00:03 7 1917
[protel] 怎样把元件引脚属性批量修改?
2015-3-13 16:58 0 861
振荡器为何没有波形输出 attach_img
2015-3-10 14:01 3 809
[protel] 教你DIY简单抄板方法
2015-3-10 10:46 5 4796
[protel] 怎样在Altium中的原理图上放置器件
2015-3-10 10:37 4 917
[protel] gerber 文件转换为PCB问题 attachment
2015-3-10 09:12 2 923
[Allegro] 有ALLEGRO16.6下载地址?
2015-3-9 22:07 7 4924
[protel] 等长线的等长问题
2015-3-7 16:22 1 1034
[protel] ARM SPI 端口是否需要拉等长线,是否需要阻抗匹配? attach_img
2015-3-7 16:17 8 14755
[protel] Protel敷铜的问题。 attach_img
2015-3-1 16:42 7 1589
[protel] Altium 混合信号仿真里的 AdvancedSim Mode/Netlist/Sub-Circuit三种文件的区别
2015-2-26 17:04 1 1121
[protel] 哪儿 能下载到Altium Designer 的库文件(原理图+PCB库)?
2015-2-26 16:19 10 1510
[PADS] PADS9.3做不规则封装焊盘 attach_img
2015-2-25 19:39 6 4386
[PADS] router里不能弹出display菜单
2015-2-22 13:58 1 1278
[PADS] 求PADS9.5可用完整版
2015-2-22 13:57 1 1295
[protel] altium designer 封装库中如何添加net
2015-2-22 13:57 3 4137
[Allegro] capture CIS 16.6 怎样设置footprint的目录
2015-2-22 13:54 8 4775
[protel] ad中一张原理图生成两张pcb怎么做
2015-2-22 13:47 1 3449
[PADS] 新手求助,为什么软件显示找不到管脚封装
2015-2-22 13:45 1 1339
[protel] protel 99se为什么一个文件这么多预览? attach_img
2015-2-22 10:54 2 1192
[protel] 使用AD绘制4层板输出GERBER时的注意事项
2015-2-22 10:53 4 3545
[Allegro] 新人:PCB拐角切割什么意思? attach_img
2015-2-22 10:49 5 2387
[protel] ad9中差分对走线上的虚网格咋么消除? attach_img
2015-2-22 10:49 1 2373
[protel] 在AD中,怎么添加铁氧体磁珠。
2015-2-22 10:49 3 1565
[Allegro] ERROR(SPMHDB-238)錯誤 attach_img
2015-2-22 10:37 2 9121
[PADS] PADS软件里面再PCB板中设置2种不同的安全间距的问题
2015-2-22 01:00 3 4476
[PADS] PADS 9.5导入DXF很卡很卡。。。
2015-2-22 00:54 1 3578
[Allegro] 我不小心将ALLEGRO的LAYEROUT中的BACKEGT中 OPTION关闭 了如何恢复
2015-2-22 00:51 3 1216
[PADS] mentor 7.9.5EE如何生成网表
2015-2-22 00:34 7 3312
[Allegro] PCB鋪銅問題
2015-2-22 00:33 6 1750
[protel] 求教DXP的文件转换为pcb的···跪谢
2015-2-21 23:35 1 1023
[protel] protel99se 旋转问题
2015-2-21 23:31 3 1397
[Allegro] allegro使用技巧
2015-2-21 23:27 2 1198
[Allegro] PADS转allegro的问题
2015-2-21 23:25 2 3416
[protel] 顶层绿油怎么设置与底层铜皮对应 attach_img
2015-2-21 23:24 12 2258
[Allegro] allegro里面LOGICAL_PATH是在哪里设的 怎么解除啊
2015-2-21 23:23 3 2100
[Allegro] 掏空变压器下面的层指哪些层 attach_img
2015-2-21 23:23 7 3565
[Allegro] BUS/NET GROUP怎样等长走线?
2015-2-21 23:22 1 1216
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则