21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
Verilog HDL的语言要素 FPGA论坛 星星之火红 2012-11-8 5 2293 星星之火红 2012-11-8 00:10
Verilog的135个经典设计实例 attachment EDA 技术 usysm 2017-4-10 5 1774 gaochy1126 2020-10-27 17:22
Verilog HDL语言always块未声明positive或negative导致的时钟不对准 attach_img digest FPGA论坛 FangTT 2012-12-9 5 3162 薇儿安蓝 2013-1-30 13:52
FPGA 控制 NOR FLASH FPGA论坛 shaobing71 2015-8-26 5 1978 cll 2015-9-1 15:08
初学Verilog,出现的错误解决不了,求帮忙
verilogTIsecePROCESS
FPGA论坛 夏天的微笑 2015-8-8 5 10174 littbi 2017-12-17 11:09
verilog学习五点经验分享
verilogRSSTge时钟
EDA 技术 FangTT 2012-12-11 5 2584 bill_shi68 2013-5-10 20:13
【资料大盘点】多年积攒的精华啊
CADADceverilogcadence
电子技术交流论坛 胡斯哲 2015-1-29 5 1449 wtzc 2015-2-3 10:52
Verilog,FPGA,USB 英飞凌MCU论坛 小飞南颜 2011-3-22 5 2595 happygirlwz 2014-6-18 21:33
verilog 调用子模块出错
verilogANanalSTAnalog
EDA 技术 将军令 2008-8-25 5 5776 26032603 2010-5-26 12:30
VHDL程序的仿真测试文件 FPGA论坛 CY0904030105 2014-9-27 5 1454 ling_better 2014-9-29 13:06
VHDL怎么存储数据?? FPGA论坛 jlgcumt 2014-9-19 5 1431 andous 2014-9-20 22:08
Verilog中浮点数进行截位 EDA 技术 上官紫虞 2014-8-14 5 3649 patrick007 2014-9-2 08:58
Verilog HDL和VHDL的比较 EDA 技术 awey 2008-1-18 5 3810 windymeng 2008-1-23 18:02
转:关于FPGA学习的几个问题 ZLG 相见欢喜 2011-6-5 5 2599 vivisa 2011-6-25 23:18
Verilog HDL
HDLverilogverilohd软件
EDA 技术 菜鸟一只啊 2014-8-3 5 1728 xtx_xtx 2014-9-17 11:39
ModelSim仿真问题,怎么设置时钟? attach_img 电子技术交流论坛 lover9 2009-12-30 5 9131 w272978559 2010-1-6 17:35
关于verilog状态机 attach_img FPGA论坛 0林心诚0 2014-6-30 5 1975 0林心诚0 2014-7-9 19:08
verilog 矩阵键盘扫描 ZLG 六楼的窗户 2010-1-9 5 2455 无语凝咽 2010-3-23 22:13
FPGA高手请进 FPGA论坛 guofeng132 2010-10-20 5 2810 岚369 2011-5-14 19:45
verilog hdl程序问题
verilogHDLTEcountermodule
FPGA论坛 tgi8i 2014-3-26 5 1534 bitshiyan 2014-3-27 15:07
在线客服