21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
求助，敏感列表问题。
verilog ，verilo
FPGA论坛 星星之火红 2011-10-16 16 2411 GoldSunMonkey 2011-10-18 17:57
选择VHDL还是verilog HDL？
verilog ，VHDL ，vhdl语言 ，hdl语言
FPGA论坛 akii 2010-7-19 16 4051 xueqi_147 2010-10-20 12:35
ADS1610
ads1 ，verilog ，芯片 ，管脚 ，转换芯片
德州仪器模拟论坛 WwYyZz51 2015-12-2 16 1266 FireRiver9 2015-12-12 20:58
是不是用**版的就有很多不能用啊？
quartusII ，FOR ，initial ，verilog ，软件
EDA 技术 peecok 2007-4-16 16 3419 genuineli 2007-5-19 12:50
请各位DX帮看看这个Verilog简单程序有问题吗。
verilog ，se ，tmp ，TE ，TI
EDA 技术 wayner 2007-9-2 16 4236 wayner 2007-11-22 16:34
VERILOG实现串口传输UART
UART ，verilo ，verilog ，串口 ，串口传输
EDA 技术 gaochy1126 2023-5-29 16 10899 gaochy1126 2023-5-29 17:02
Verilog HDL建模技巧 ：低级建模 仿顺序操作
HDL ，verilog ，建模 ，流水灯 ，函数
FPGA论坛 xjsxjtu 2012-12-15 15 1775 GoldSunMonkey 2012-12-27 21:34
献上有关FPGA的学习经验
FPGA ，verilo ，代码 ，verilog ，硬件
FPGA论坛 小闪led 2011-7-28 15 3039 bairan168 2011-9-23 17:00
VERILOG常见的误区
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 15 11053 gaochy1126 2023-5-29 16:58
verilog实例化与函数调用！
verilog ，函数 ，verilo ，电路 ，代码
FPGA论坛 274643473 2011-10-5 15 7609 AutoESL 2011-10-7 13:20
求解verilog attach_img
verilog ，AD ，module ，AC ，DM
FPGA论坛 fengyiyong 2012-12-6 15 2132 whio 2012-12-13 16:28
从零开始写RISC-V处理器（软件篇：浅谈Verilog） attach_img
RISC-V处理器 ，verilo ，软件 ，verilog ，电路
RISC-V 妇女半边天 2022-5-16 15 2727 nomomy 2022-9-7 21:25
请教分频！！！！
HDL ，verilog ，VHDL ，verilo ，hd
FPGA论坛 wangxueq 2011-6-21 15 2682 cq_sunny_fish 2011-8-3 16:47
verilog怎么在不同文件的模块间传递参数？
verilog ，verilo
FPGA论坛 jlgcumt 2012-11-14 14 5499 GoldSunMonkey 2012-11-16 21:56
FPGA的学习及注意事项
FPGA ，硬件 ，工程师 ，仿真 ，verilog
FPGA论坛 dgun 2012-8-28 14 2035 liuchangra 2012-9-4 18:10
verilog 写的串口 在一个状态机里面，有一个寄存器无法执... attach_img
verilog ，串口 ，寄存器 ，状态机 ，AC
FPGA论坛 ok407371195 2017-1-3 14 2215 littbi 2017-12-10 22:35
求教关于VHDL和Verilog HDL的问题
verilog ，VHDL ，编写 ，功能模块 ，VerilogHDL
FPGA论坛 pangning7085 2013-3-21 14 2464 GoldSunMonkey 2013-3-27 23:18
MII接口的百兆以太网UDP代码纯VERILOG attachment
udp ，verilog ，代码 ，以太网 ，接口
FPGA论坛 feihufuture 2016-9-5 14 4719 qq995423094 2020-4-29 23:09
verilog的case还支持这种语法么？
verilog ，se ，default ，Fault ，dc
FPGA论坛 AutoESL 2011-6-24 14 3903 GoldSunMonkey 2011-7-9 18:49
VHDL+Verilog良好的代码编写风格（二十五条）
VHDL ，verilog ，编写 ，代码 ，信号
FPGA论坛 布川酷子 2011-10-17 13 2707 denike 2012-5-22 17:16
12345678910... 57下一页