21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
关于verilog状态机 attach_img
状态机 ，verilog ，AC ，UART ，仿真
FPGA论坛 0林心诚0 2014-6-30 5 2001 0林心诚0 2014-7-9 19:08
verilog 用途
verilog ，电路 ，译码 ，译码器 ，逻辑电路
FPGA论坛 wdmhzh 2014-6-22 0 1246 wdmhzh 2014-6-22 22:16
Verilog always语句
verilog ，verilo ，触发
FPGA论坛 wdmhzh 2014-5-7 1 1236 bjzssg 2014-5-7 20:10
PCF8563（verilog读取） 老是显示00
PCF8563 ，verilog ，寄存器 ，ST ，TE
侃单片机论坛 fwfjndx 2014-4-13 4 1763 outstanding 2014-4-19 09:40
verilog中的reg型变量，wire型变量初值是多少？？
verilog ，Wire ，se ，时钟 ，ni
EDA 技术 52mcu 2014-4-1 3 3699 gaochy1126 2014-4-29 23:33
reg型数组的初始化配置问题
FOR ，Reset ，verilog ，代码 ，寄存器
FPGA论坛 supers001 2014-4-3 3 1689 痴小吃 2014-4-4 17:53
verilog的uart怎么设计
UART ，verilog ，verilo
EDA 技术 hudi008 2014-4-13 3 889 gaochy1126 2014-4-13 15:49
一个verilog语法问题
verilog ，verilo ，sd
EDA 技术 294897997 2014-4-30 1 1115 294897997 2014-4-30 10:25
Verilog 语句执行顺序
verilog ，verilo ，寄存器 ，端口
FPGA论坛 wdmhzh 2014-5-2 6 1817 wdmhzh 2014-5-7 10:49
Verilog 位宽
verilog ，函数 ，源文件 ，运算符 ，2进制
FPGA论坛 wdmhzh 2014-5-3 4 2727 wdmhzh 2014-5-7 10:22
voerilog 用处疑问
芯片 ，verilo ，verilog ，数字电路 ，电路
FPGA论坛 wdmhzh 2014-5-7 4 1198 wjddyj 2014-5-8 08:18
Verilog中函数调用的疑惑
verilog ，函数 ，阻塞 ，阻塞赋值 ，时钟
FPGA论坛 magic_yuan 2014-5-17 3 1685 huangxz 2014-5-19 15:51
verilog能生产这么快速执行的代码么
代码 ，verilog ，触发 ，models ，os
FPGA论坛 magic_yuan 2014-5-18 8 1846 neufeifatonju 2014-6-6 15:02
VHDL和Verilog换行符
HDL ，verilog ，VHDL ，verilo ，hd
EDA 技术 0林心诚0 2014-5-20 6 24240 520123 2014-5-22 18:15
verilog初步赋值的情况
verilog ，verilo ，寄存器 ，vr
FPGA论坛 magic_yuan 2014-5-22 5 1817 neufeifatonju 2014-6-6 14:58
Verilog的按键消抖与松手检测如何做到，求给个思路
verilog ，verilo
FPGA论坛 a2582006460 2014-6-24 8 4038 jomanliang 2014-6-30 09:03
【PsoC@4学习】+没做到最终的预期技术成果，却学到了思想与 attach_img
PSOC ，芯片 ，AC ，verilog ，verilo
英飞凌MCU论坛 mars4zhu 2014-6-30 12 2103 huigoushang 2014-7-31 12:26
FPGA用IIC读写器件
FPGA ，iic ，器件 ，读写器 ，verilog
FPGA论坛 3008202060 2014-7-5 0 1146 3008202060 2014-7-5 10:25
Verilog 中的 signed 和 unsigned
verilog ，unsigned ，寄存器 ，sd ，硬件
FPGA论坛 guugel 2014-7-5 1 3698 guugel 2014-7-8 23:12
新手才学verilog，请问一下Verilog中有类似于C语言中while（某变量）；这样的语法吗
C语言 ，verilog ，While ，电平 ，IO
FPGA论坛 wangjia1435 2014-7-6 3 1763 hjz07091982 2014-7-8 00:03
1 ...192021222324252627... 59下一页
在线客服