21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
VHDL语言简单的教程 attach_img
vhdl语言 ，TE ，IEEE ，verilog ，verilo
FPGA论坛 GoldSunMonkey 2011-11-26 44 6623 GoldSunMonkey 2011-12-11 13:59
版主帮帮忙：VHDL,verilog混合仿真碰到一个奇怪的现象 attach_img
仿真 ，VHDL ，verilog ，RAM ，FRAM
FPGA论坛 edacsoft 2011-11-11 26 5375 GoldSunMonkey 2011-11-18 11:44
求Verilog黄金参考指南电子文档 attachment
verilog ，电子 ，verilo
FPGA论坛 lxAPP 2011-11-6 10 2924 GoldSunMonkey 2011-11-22 14:28
Verilog中的行为级，RTL级，门电路级都代表什么意思？
RTL ，verilog ，电路 ，verilo
FPGA论坛 weshiluwei6 2011-10-29 2 4775 weshiluwei6 2011-10-30 09:56
究竟学习FPGA需要哪些基础的知识
FPGA ，verilog ，乘法器 ，仿真 ，仿真软件
FPGA论坛 WandyLau 2011-10-24 61 12160 visionary 2013-11-24 20:28
verilog parameter 用法请教
parameter ，verilog ，Parameters ，RS
FPGA论坛 yuxhuitx 2011-10-21 34 18133 GoldSunMonkey 2011-10-23 17:30
Verilog的135个经典设计实例 attachment
verilog ，verilo
FPGA论坛 布川酷子 2011-10-17 100 14264 jiuzhangzi 2013-1-16 09:19
求助，敏感列表问题。
verilog ，verilo
FPGA论坛 星星之火红 2011-10-16 16 2866 GoldSunMonkey 2011-10-18 17:57
基于verilog的FPGA编程经验总结(XILINX ISE工具)zz
verilog ，se ，XILINX ，FPGA编程 ，TE
FPGA论坛 AutoESL 2011-10-8 28 6073 weibyboy 2012-10-6 16:43
GSM教你理解verilog HDL语言的一些概念 digest
GSM ，hdl语言 ，verilog ，阻塞 ，Wire
FPGA论坛 GoldSunMonkey 2011-10-7 42 9856 zhanghaiw 2013-4-17 14:57
求助：怎么比较两段RTL程序运行时花费时间的大小呢？
RTL ，verilog ，代码 ，仿真 ，编写
EDA 技术 Gemini_k 2011-10-7 1 2296 chinomango 2011-10-16 09:47
求助：怎么比较两段程序运行时花费时间的大小呢？
RTL ，verilog ，代码 ，仿真 ，编写
FPGA论坛 Gemini_k 2011-10-7 2 2075 lwq030736 2011-10-12 21:00
VHDL+Verilog良好的代码编写风格（二十五条）
VHDL ，verilog ，编写 ，代码 ，信号
FPGA论坛 布川酷子 2011-10-17 13 3321 denike 2012-5-22 17:16
序列检测器设计疑问
序列检测器 ，verilog ，寄存器 ，verilo ，状态机
FPGA论坛 magic_yuan 2011-10-18 1 2462 magic_yuan 2011-10-20 14:35
verilog 中系统任务的应用
verilog ，编译 ，TEST ，TE ，ST
FPGA论坛 magic_yuan 2011-10-18 2 2169 magic_yuan 2011-10-19 22:34
谈VHDL/Verilog的可综合性以及对初学者的一些建议（zz）
VHDL ，verilog ，代码 ，硬件 ，软件
FPGA论坛 AutoESL 2011-10-18 1 1963 AutoESL 2011-10-18 21:03
新手Verilog视频教程跪求，求各位前辈慧施
verilog ，视频教程 ，verilo ，COM
EDA 技术 22223099 2011-10-28 7 3215 22223099 2011-11-9 17:54
请教一下用脉冲前后沿都触发的可综合的Verilog怎么编写
verilog ，编写 ，脉冲 ，触发 ，时钟
FPGA论坛 bucker 2011-10-30 8 3436 XLDZZ 2011-11-22 13:03
听说有VHDL和Verilog转换工具，求一个～
verilog ，VHDL ，转换工具
FPGA论坛 星星之火红 2011-11-2 18 4008 ertu 2011-11-4 07:18
读得懂verilog，但是看不懂书上综合的RTL视图，肿么办？
RTL ，verilog ，verilo ，FPGA ，PGA
FPGA论坛 zhangqixue521 2011-11-22 7 4152 GoldSunMonkey 2011-11-22 21:59
1 ...373839404142434445... 59下一页
在线客服