21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
Verilog的135个经典设计实例 attachment FPGA论坛 布川酷子 2011-10-17 100 14033 jiuzhangzi 2013-1-16 09:19
求助,敏感列表问题。 FPGA论坛 星星之火红 2011-10-16 16 2849 GoldSunMonkey 2011-10-18 17:57
GSM教你理解verilog HDL语言的一些概念 digest FPGA论坛 GoldSunMonkey 2011-10-7 42 9703 zhanghaiw 2013-4-17 14:57
猴哥帮忙指点下 FPGA论坛 电子write_cai 2011-10-7 19 3727 wmsk 2011-10-11 09:36
verilog实例化与函数调用! FPGA论坛 274643473 2011-10-5 15 8250 AutoESL 2011-10-7 13:20
verilog 某处多一个if语句便运行不正常的问题 attach_img
verilogPulseseniAI
FPGA论坛 wangwenjia 2011-9-6 6 3766 wangwenjia 2011-9-26 13:24
用verilog使SPI、I2C相互通信 attach_img
通信verilogI2cspivi
FPGA论坛 可木 2011-9-4 8 6060 alsort 2014-10-31 10:23
FPGA计数器问题请教 FPGA论坛 lczhoujq 2011-9-9 3 2623 jakfens 2011-9-16 12:48
谁知道图象传输处理的DSP是什么概念 德州仪器MCU fg79 2011-9-23 4 2339 woyaochenggong 2011-9-26 08:58
verilog中系统函数'timescale (分享) FPGA论坛 明天我还来 2011-9-23 1 2505 ty新气象 2011-9-24 20:36
RTL级设计 FPGA论坛 tianyu01 2011-9-26 3 2809 Zx阿旭 2011-10-30 09:08
大家好我是新手 FPGA论坛 WandyLau 2011-9-27 21 4553 ertu 2011-9-29 13:01
verilog 可综合问题 FPGA论坛 magic_yuan 2011-10-5 2 2100 magic_yuan 2011-10-8 14:23
求助:怎么比较两段程序运行时花费时间的大小呢? FPGA论坛 Gemini_k 2011-10-7 2 2072 lwq030736 2011-10-12 21:00
求助:怎么比较两段RTL程序运行时花费时间的大小呢? EDA 技术 Gemini_k 2011-10-7 1 2292 chinomango 2011-10-16 09:47
基于verilog的FPGA编程经验总结(XILINX ISE工具)zz FPGA论坛 AutoESL 2011-10-8 28 6035 weibyboy 2012-10-6 16:43
VHDL+Verilog良好的代码编写风格(二十五条) FPGA论坛 布川酷子 2011-10-17 13 3292 denike 2012-5-22 17:16
序列检测器设计疑问 FPGA论坛 magic_yuan 2011-10-18 1 2456 magic_yuan 2011-10-20 14:35
verilog 中系统任务的应用
verilog编译TESTTEST
FPGA论坛 magic_yuan 2011-10-18 2 2165 magic_yuan 2011-10-19 22:34
谈VHDL/Verilog的可综合性以及对初学者的一些建议(zz) FPGA论坛 AutoESL 2011-10-18 1 1957 AutoESL 2011-10-18 21:03
在线客服