今日: 3|主题: 14232|帖子: 104438 收藏 (180)
[FPGA] 学fpga有出路么? 新人帖
2018-7-27 10:58 15 4027
[verilog] 一个初学者简单的语句 新人帖
2018-7-27 08:44 2 1187
impact烧录cpld程序,勾选read protect和write protect有什么后果? attach_img
2018-7-26 18:27 3 1793
[verilog] 直播写一个RISC-V IMC的CPU attach_img
2018-7-23 14:56 9 9231
求助大神,FFT核输出结果和真实值总是差1 新人帖 attach_img
2018-7-23 13:50 1 1441
[FPGA] 以太网和FPGA之间数据交互 新人帖 attach_img
2018-7-19 23:31 7 2227
[CPLD] 用Quartus软件给EPM7064烧录程序,但 programmer中AUTO检测无法检测到芯片是怎么回事
2018-7-19 14:57 1 2790
[FPGA] xilinx SRIO激活 attach_img
2018-7-19 14:41 3 2444
[FPGA] fpga 时序约束讲解视频 attach_img
2018-7-18 15:34 0 1354
[VHDL] VHDL 结构体中定义的ATTRIBUTE是什么?
2018-7-18 15:33 2 4837
[VHDL] 新人,求助函数转换to_integer(unsigned(enc_ldpc_raddr) 新人帖
2018-7-16 20:47 1 2356
K7 SRIO核 GEN2 V1.2的使用问题
2018-7-16 20:28 5 5875
[CPLD] 用USB BLASTER 的JTAG口 给EPM7604烧录 连接TDI TDO TMS TCK四根线... 新人帖
2018-7-16 14:01 0 1299
[CPLD] USB Blaster 接 EPM240 要接上或下拉电阻吗?
2018-7-16 13:59 2 1516
[FPGA] Cadence 17.2 (仅供交流)
2018-7-13 16:47 0 2270
[Quartus] 有关FPGA的配置的问题 attach_img
2018-7-12 21:35 2 1235
[FPGA] 新手求助 XC3S1200E内核电压问题 attach_img
2018-7-11 23:28 8 1694
vivado**版下载 attachment
2018-7-11 14:47 0 1631
[FPGA] FPGA就业及工资水平怎么样
2018-7-11 14:34 4 2905
[FPGA] FPGA实现继电器的控制 新人帖
2018-7-11 14:33 3 2680
[FPGA] FPGA数据采集的话主要是看什么硬件指标呢?
2018-7-11 11:43 2 1377
[FPGA] 想要学习一下A3P030
2018-7-10 22:56 2 1499
[FPGA] 小型FPGA实现128KB采样率,有什么推荐的吗?
2018-7-10 15:09 0 883
modelsim下载 attachment
2018-7-10 14:48 0 1932
[FPGA] 有关FPGA的项目设计
2018-7-10 09:34 12 1149
[CPLD] CPLD编写TFT控制遇到问题卡住工程不能完工,有尝求助,谢谢 新人帖 attach_img
2018-7-4 23:27 3 1143
SD卡利用verilog读取成功 attach_img agree
2018-7-4 20:25 11 10083
fpga《至简设计法》 新人帖
2018-7-4 14:12 7 1020
新做的板子,上图 attach_img  ...2
2018-7-4 14:11 27 5598
[FPGA] FPGA的应用
2018-7-4 14:10 1 927
一个基于FPGA的BitCoin挖矿机
2018-7-4 14:07 14 20280
[FPGA] 承接FPGA项目
2018-7-4 14:02 10 3274
[VHDL] 求大神帮忙看看 新人帖 attach_img
2018-7-4 13:56 5 1022
[FPGA] 仿真器连接不到设备 新人帖
2018-7-3 16:25 0 979
[FPGA] 特权同学全资料下载(包括电子书pdf)
2018-6-26 14:28 1 5733
[CPLD] Diamond使用笔记 attach_img
2018-6-26 10:33 10 4233
[FPGA] Modelsim 仿真报错 attach_img
2018-6-26 08:58 1 617
[FPGA] FPGA采集高频信号问题 新人帖
2018-6-24 16:54 4 2046
[FPGA] spartan6全局时钟信号想驱动内部非时钟逻辑引脚如何做?
2018-6-21 10:13 0 1002
[FPGA] xc6slx9的工程编译最后说slices不够用,可用数量怎么只有data...
2018-6-20 13:56 2 2257
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则