今日: 2|主题: 14265|帖子: 104562 收藏 (180)
FPGA内核1.2v电压问题
2014-9-30 10:23 10 7029
CPLD的用作按键的输入口损坏,是静电造成的吗
2014-9-29 16:59 1 1210
VHDL程序的仿真测试文件
2014-9-29 13:06 5 1350
求ADI TS201和FPGA通信参考设计 attachment
2014-9-28 18:54 19 3503
[Quartus] SPARTAN6 FPGA的SPI模式下载遇到麻烦,请大家指点 attach_img
2014-9-28 17:45 10 2611
[FPGA] 基于MicroBlaze软核的液晶驱动程序设计
2014-9-28 16:24 3 1789
[FPGA] PCB板材选取与高频PCB制板工艺要求 attachment
2014-9-28 16:01 1 890
MicroBlaze性能详解
2014-9-28 11:29 1 1756
[FPGA] 学哪家的FPGA比较好
2014-9-26 21:18 13 1988
FPGA时序
2014-9-26 17:23 12 2891
关于memory数据类型的时序收敛
2014-9-24 22:02 2 1245
[FPGA] UT_4412BV02评估板配10.1寸电容屏现只售1500
2014-9-24 15:48 0 1178
[CPLD] 友坚恒天三星UT-Exynos4412四核开发板
2014-9-24 15:47 0 1343
[modelsim] 友坚恒天三星UT2416BV02开发板配7寸电阻屏现只售530
2014-9-24 15:46 0 1222
求翻译。。求帮助
2014-9-23 17:49 0 963
stm32 能否隔着CPLD读取SRAM? attach_img
2014-9-23 17:27 14 2929
[FPGA] 欢迎参加X-fest2014研讨会!
2014-9-23 14:26 1 1548
xilinx
2014-9-23 14:07 1 947
[FPGA] FPGA 外部复位引脚 不接会怎样?
2014-9-21 23:11 5 2472
sdram存储速度问题
2014-9-20 23:47 6 1220
tri mode mac 是什么意思?
2014-9-20 22:09 3 1810
VHDL怎么存储数据??
2014-9-20 22:08 5 1322
EPM7128S IO Banks问题
2014-9-20 21:30 0 1092
[CPLD] 关于双功能引脚问题
2014-9-20 13:23 1 1057
请教两个关于LVDS的问题
2014-9-19 23:16 1 1172
[verilog] 请教双向端口顶层与底层连接的逻辑设计 attach_img
2014-9-18 23:14 2 1339
[verilog] 在读写ddr2的时候,DQS信号怎么用,可不可以不用
2014-9-18 23:03 4 2640
用FPGA做FFT,是否一定需要高数基础才行。
2014-9-18 16:48 6 2414
spi flash双速率读取求解
2014-9-17 22:29 0 917
[FPGA] dsp的flash上电不加载
2014-9-17 22:18 0 1120
[Quartus] quartus 13.1字符串快速输入
2014-9-17 14:33 1 1339
再发一帖求助,50分求助,还是这个蛋疼的JTAG接口,Altera的
2014-9-17 14:30 5 2224
[FPGA] FPGA和TMS320C6455之间的通信
2014-9-17 13:47 1 1060
timequest 中set input delay ,set output delay,怎么设置
2014-9-17 13:41 0 1724
[FPGA] 最近找工作,比较迷茫,求指点
2014-9-17 12:18 8 1704
成功解决FPGA设计时序问题的三大要点
2014-9-16 22:36 14 2283
[FPGA] 《自己动手写CPU》下载 attachment
2014-9-15 19:53 1 1137
[FPGA] fifo设计
2014-9-13 10:32 0 792
[verilog] 基于FPGA的示波器图文显示系统的设计方案
2014-9-12 11:46 4 2611
[verilog] 我与赛灵思的2012+菜鸟也分享
2014-9-12 11:44 18 3240
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则