今日: 2|主题: 14266|帖子: 104573 收藏 (180)
基础知识:ASIC 和FPGA 深度比较
2013-1-13 21:51 11 2174
赛灵思可扩展式处理器平台的优势
2013-1-13 21:51 7 1505
基于FPGA的RGB到YCrCb颜色空间转换 (1)
2013-1-13 21:51 0 1498
用赛灵思FPGA实现突发数据通信中Turbo码编译
2013-1-13 21:48 7 2533
谁用过altera的stratix IV做过pcie开发,我有问题要问!!
2013-1-13 21:47 8 2548
FPGA的IP核ROM问题
2013-1-13 21:44 8 2387
FPGA中的处理器IP概述
2013-1-13 21:44 5 1417
赛灵思 ISE 12设计套件FAQ
2013-1-13 21:43 18 2037
程序有虫子,求大家帮忙找找(状态机部分)
2013-1-13 15:50 13 2082
inout 双向数据口,前仿和门级仿真都通过了,时序仿真就是 attach_img
2013-1-13 12:20 16 3228
[CPLD] 奇怪了,spartan-3a接DDR内存只能使用x8不能用x16
2013-1-13 10:13 1 2367
verilog学习五点经验分享 agree  ...2
2013-1-13 09:23 22 3116
刚转投xilinx,还真不习惯,求指点 attach_img
2013-1-13 09:22 15 2159
基于FPGA的级联结构FFT处理器的优化设计
2013-1-13 09:16 17 2869
请帮看一下CPLD完成4路视频输入1路输出分割显示,有原理图 attach_img
2013-1-12 23:01 10 4127
技巧分享:Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
2013-1-12 22:57 4 2257
Virtex-5推动超宽带通信和测距的发展
2013-1-12 22:56 6 1642
基于赛灵思Spartan-3E FPGA的磁浮轴承控制系统研究
2013-1-12 22:56 7 1733
基于FPGA的微型数字存储系统设计
2013-1-12 22:53 5 1677
用FPGA 嵌入式处理器实现高性能浮点元算
2013-1-12 22:53 7 1650
跪求大神帮助用VHDL做7分频时钟电路产生
2013-1-12 22:50 6 1962
如何在Vivado HLS设计中定义AXI4接口
2013-1-12 22:48 1 1672
抛却细节是应对工程知识大幅过时大幅良策吗?
2013-1-12 22:48 0 1452
设计技巧:用matlab来实现fpga功能的设计
2013-1-12 22:46 8 1981
经验分享:如何选购FPGA 开发板  ...2
2013-1-12 22:46 23 3538
初学FPGA,学的是Verilog,遇到问题请大神们给解答!
2013-1-12 22:45 5 1849
赛灵思Spartan®-6 FPGA 工业以太网套件介绍
2013-1-12 22:45 2 1836
FPGA管教分配需要考虑因素
2013-1-12 22:45 3 1689
基于赛灵思Virtex5的PCI-Express总线接口设计
2013-1-12 22:45 11 2417
如何用赛灵思FPGA构建智能监控视频分析系统
2013-1-12 22:39 3 1907
基于赛灵思Virtex-4的可重构计算硬件平台改进设计
2013-1-12 22:39 3 1481
跪求解决问题:用FPGA控制AD7656
2013-1-12 22:39 3 2570
基于赛灵思FPGA和MCU结构的线性调频高度表
2013-1-12 22:38 8 1820
一种基于Modelsim FLI接口的协同仿真技术
2013-1-12 22:37 0 1804
如何设置多周期路径
2013-1-12 22:31 3 1323
VHDL程序求解 attach_img
2013-1-12 22:31 5 1974
cpld怎样接晶振?
2013-1-12 22:30 10 4901
Lattice将在CES 2013上展示基于LatticeECP3的实时3D视频转换器
2013-1-12 22:29 3 2314
基于FPGA和LVDS技术的光缆传输技术
2013-1-12 22:28 0 2077
基于MicroBlaze软核的液晶驱动程序设计
2013-1-12 22:27 4 1776
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则