今日: 1|主题: 14256|帖子: 104494 收藏 (180)
程序有虫子,求大家帮忙找找(状态机部分)
2013-1-13 15:50 13 1963
inout 双向数据口,前仿和门级仿真都通过了,时序仿真就是 attach_img
2013-1-13 12:20 16 3078
[CPLD] 奇怪了,spartan-3a接DDR内存只能使用x8不能用x16
2013-1-13 10:13 1 2189
verilog学习五点经验分享 agree  ...2
2013-1-13 09:23 22 3001
刚转投xilinx,还真不习惯,求指点 attach_img
2013-1-13 09:22 15 2023
基于FPGA的级联结构FFT处理器的优化设计
2013-1-13 09:16 17 2672
请帮看一下CPLD完成4路视频输入1路输出分割显示,有原理图 attach_img
2013-1-12 23:01 10 4005
技巧分享:Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
2013-1-12 22:57 4 2125
Virtex-5推动超宽带通信和测距的发展
2013-1-12 22:56 6 1583
基于赛灵思Spartan-3E FPGA的磁浮轴承控制系统研究
2013-1-12 22:56 7 1638
基于FPGA的微型数字存储系统设计
2013-1-12 22:53 5 1603
用FPGA 嵌入式处理器实现高性能浮点元算
2013-1-12 22:53 7 1548
跪求大神帮助用VHDL做7分频时钟电路产生
2013-1-12 22:50 6 1878
如何在Vivado HLS设计中定义AXI4接口
2013-1-12 22:48 1 1643
抛却细节是应对工程知识大幅过时大幅良策吗?
2013-1-12 22:48 0 1399
设计技巧:用matlab来实现fpga功能的设计
2013-1-12 22:46 8 1932
经验分享:如何选购FPGA 开发板  ...2
2013-1-12 22:46 23 3338
初学FPGA,学的是Verilog,遇到问题请大神们给解答!
2013-1-12 22:45 5 1691
赛灵思Spartan®-6 FPGA 工业以太网套件介绍
2013-1-12 22:45 2 1764
FPGA管教分配需要考虑因素
2013-1-12 22:45 3 1623
基于赛灵思Virtex5的PCI-Express总线接口设计
2013-1-12 22:45 11 2271
如何用赛灵思FPGA构建智能监控视频分析系统
2013-1-12 22:39 3 1863
基于赛灵思Virtex-4的可重构计算硬件平台改进设计
2013-1-12 22:39 3 1443
跪求解决问题:用FPGA控制AD7656
2013-1-12 22:39 3 2454
基于赛灵思FPGA和MCU结构的线性调频高度表
2013-1-12 22:38 8 1733
一种基于Modelsim FLI接口的协同仿真技术
2013-1-12 22:37 0 1731
如何设置多周期路径
2013-1-12 22:31 3 1281
VHDL程序求解 attach_img
2013-1-12 22:31 5 1924
cpld怎样接晶振?
2013-1-12 22:30 10 4809
Lattice将在CES 2013上展示基于LatticeECP3的实时3D视频转换器
2013-1-12 22:29 3 2261
基于FPGA和LVDS技术的光缆传输技术
2013-1-12 22:28 0 2071
基于MicroBlaze软核的液晶驱动程序设计
2013-1-12 22:27 4 1692
MicroBlaze性能详解
2013-1-12 22:27 2 1506
利用赛灵思FPGA设计基于JTAG边界扫描方式的重构控制器
2013-1-12 22:27 3 1914
基于赛灵思FPGA的航空总线协议接口设计
2013-1-12 22:26 6 1881
设计技巧:基于赛灵思Spartan-3A DSP的安全视频分析
2013-1-12 22:26 8 1570
硬件失效原因之:PCB焊接
2013-1-12 22:23 15 2355
FPGA在智能压力传感器系统中的应用设计
2013-1-12 22:22 0 1820
基于赛灵思FPGA和SRAM的数控振荡器的设计实现
2013-1-12 22:00 12 1702
确保Virtex-5 DDR2 存储器接口的信号完整性 attachment
2013-1-12 21:59 5 1833
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则