今日: 2|主题: 14266|帖子: 104573 收藏 (180)
“工欲善其事,必先利其器”--全面认识MicroBlaze开发套件
2013-1-4 22:51 5 1678
如何利用赛灵思工具和技术优化FPGA功耗 attachment
2013-1-4 22:42 0 1369
vivado不支持同步复位的综合了
2013-1-4 11:15 5 2052
VHDL学习理解
2013-1-4 06:42 7 2319
AFS600
2013-1-3 22:58 2 1575
如何选择合适的FPGA千兆位收发器?
2013-1-3 22:52 4 1890
用FPGA平台实现工业电机最大效率
2013-1-3 22:52 5 1560
基于FPGA的步进电机控制器设计
2013-1-3 22:52 3 2065
基于FPGA雷达成像方位脉冲压缩系统的设计
2013-1-3 22:52 5 1880
FAE讲堂之插值查找表:实现DSP 功能的简便方法
2013-1-3 22:51 1 1315
我与赛灵思的2012+我和VIVADO的亲密接触 attach_img agree  ...234
2013-1-3 22:48 76 7896
我与赛灵思的2012--伴我一起成长 attach_img agree  ...23456
2013-1-3 22:48 106 9780
[CPLD] Spartan-3E Starter Kit新手快速入门DSP实验 attachment agree  ...2
2013-1-3 20:43 29 6139
[verilog] SERDES運用有問題
2013-1-3 12:00 6 2838
阻塞赋值和非阻塞赋值,综合出来硬件上的区别??
2013-1-3 11:56 5 2035
有没有人了解OPENCL与FPGA?
2013-1-2 19:15 3 1796
FPGA加速无线通信系统软基站的实现 (1)
2013-1-2 18:59 4 1703
利用Virtex-5 FPGA实现更高的性能
2013-1-2 18:59 8 2121
非三态总线是什么意思?
2013-1-2 18:47 3 2836
关于Xilinx FPGA的bitstream 内部数值的意义? attachment
2013-1-2 18:45 5 3165
xilinx加载后如何复位?
2013-1-2 18:37 4 1781
求SDK中用xilinx system C编写的AD0809程序 attachment
2013-1-2 18:36 6 2024
视频:如何在设计中插入调试内核
2013-1-2 18:22 17 2127
关于cpld的倍频问题
2013-1-2 18:21 4 2703
遇到了一个奇怪的问题,请高手们指教
2013-1-2 18:19 6 2026
给程序挑错
2013-1-2 18:18 4 1284
这是什么情况?怎么结贴给分啊? attach_img
2013-1-2 18:17 3 1140
不关心的值怎么处理
2013-1-2 18:08 1 1462
谁可以帮忙解释一下FPGA上载方面的问题
2013-1-2 18:03 7 1665
Xilinx FPGA 电路配置(转)
2013-1-2 18:01 9 4457
Error: Can't place node
2013-1-2 14:20 6 2962
新年好,请大侠帮我个忙,把寄存器的数据保存到文档。
2013-1-2 11:44 1 1986
模块例化端口问题
2013-1-1 23:59 4 1717
[FPGA] 很便宜的一个视频开发板
2013-1-1 23:58 5 2097
《从零开始走进FPGA世界》下载! attachment  ...23456
2013-1-1 21:31 105 13946
视频:Verifying your Vivado HLS Design
2013-1-1 12:39 17 2100
[VHDL] Virtex-5 2 byte, single lane GTP Aurora(2位单通道GTP Aurora)实例 attachment  ...2
2012-12-31 22:20 32 6556
解决ModelSim显示中文乱码
2012-12-31 21:55 2 5566
赛灵思多模无线电目标设计平台详解
2012-12-31 19:56 11 1852
有关赛灵思基于ARM处理器处理架构的16个疑问  ...2
2012-12-31 19:04 27 2964
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则