收藏本版 |订阅

今日: 0|主题: 14350|帖子: 104780

基于FPGA的数字图像处理
2013-1-5 09:04 18 4363
[verilog] K7 IBERT扫描测试中,UI是个什么单位?是什么意思?
2013-1-5 08:51 4 3279
[Quartus] JTAG的TDI引脚先接FPGA和先接FLASH有何区别?
2013-1-5 08:03 3 2697
Xilinx 配置专题之--svf attachment
2013-1-5 07:55 13 4360
[Quartus] FPGA与DSP信号处理系统的散热设计
2013-1-5 07:52 3 2022
为什么FPGA I/O被拉低
2013-1-4 23:47 13 2092
“工欲善其事,必先利其器”--全面认识MicroBlaze开发套件
2013-1-4 22:51 5 1787
如何利用赛灵思工具和技术优化FPGA功耗 attachment
2013-1-4 22:42 0 1551
vivado不支持同步复位的综合了
2013-1-4 11:15 5 2168
VHDL学习理解
2013-1-4 06:42 7 2454
AFS600
2013-1-3 22:58 2 1640
如何选择合适的FPGA千兆位收发器?
2013-1-3 22:52 4 1999
用FPGA平台实现工业电机最大效率
2013-1-3 22:52 5 1732
基于FPGA的步进电机控制器设计
2013-1-3 22:52 3 2234
基于FPGA雷达成像方位脉冲压缩系统的设计
2013-1-3 22:52 5 2066
FAE讲堂之插值查找表:实现DSP 功能的简便方法
2013-1-3 22:51 1 1429
我与赛灵思的2012+我和VIVADO的亲密接触 attach_img agree  ...234
2013-1-3 22:48 76 8459
我与赛灵思的2012--伴我一起成长 attach_img agree  ...23456
2013-1-3 22:48 106 10442
[CPLD] Spartan-3E Starter Kit新手快速入门DSP实验 attachment agree  ...2
2013-1-3 20:43 29 6454
[verilog] SERDES運用有問題
2013-1-3 12:00 6 2933
阻塞赋值和非阻塞赋值,综合出来硬件上的区别??
2013-1-3 11:56 5 2168
有没有人了解OPENCL与FPGA?
2013-1-2 19:15 3 1901
FPGA加速无线通信系统软基站的实现 (1)
2013-1-2 18:59 4 1815
利用Virtex-5 FPGA实现更高的性能
2013-1-2 18:59 8 2277
非三态总线是什么意思?
2013-1-2 18:47 3 2940
关于Xilinx FPGA的bitstream 内部数值的意义? attachment
2013-1-2 18:45 5 3275
xilinx加载后如何复位?
2013-1-2 18:37 4 1868
求SDK中用xilinx system C编写的AD0809程序 attachment
2013-1-2 18:36 6 2118
视频:如何在设计中插入调试内核
2013-1-2 18:22 17 2310
关于cpld的倍频问题
2013-1-2 18:21 4 2800
遇到了一个奇怪的问题,请高手们指教
2013-1-2 18:19 6 2113
给程序挑错
2013-1-2 18:18 4 1409
这是什么情况?怎么结贴给分啊? attach_img
2013-1-2 18:17 3 1215
不关心的值怎么处理
2013-1-2 18:08 1 1551
谁可以帮忙解释一下FPGA上载方面的问题
2013-1-2 18:03 7 1767
Xilinx FPGA 电路配置(转)
2013-1-2 18:01 9 4624
Error: Can't place node
2013-1-2 14:20 6 3032
新年好,请大侠帮我个忙,把寄存器的数据保存到文档。
2013-1-2 11:44 1 2079
模块例化端口问题
2013-1-1 23:59 4 1808
[FPGA] 很便宜的一个视频开发板
2013-1-1 23:58 5 2182
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部