今日: 2|主题: 14266|帖子: 104573 收藏 (180)
手把手课堂:简单MicroBlaze微控制器的理念
2012-12-28 21:30 8 2356
提高时序和FPGA资源利用率的小技巧
2012-12-28 18:23 2 1834
关于时序图
2012-12-28 18:17 2 1356
SRAM建模?
2012-12-28 16:22 1 1370
关于block ram的输出延迟问题
2012-12-28 16:21 1 1394
这个警告怎么处理 attach_img
2012-12-28 16:00 2 1582
有大侠在搞FPGA烧写器的吗?
2012-12-28 14:52 1 1883
我与赛灵思的2012+"上下五千年"内涵 attachment
2012-12-28 13:32 3 1332
[Quartus] 请教问题,关于FPGA管脚定义发生改变 attachment
2012-12-28 09:23 16 6679
请教FPGA能烧进程序,IO没有逻辑输出?
2012-12-28 09:06 3 2576
NGC调用的问题
2012-12-27 21:54 5 2931
请教大家一个关于全局时钟的问题 attach_img
2012-12-27 21:45 8 3475
Verilog HDL建模技巧 :低级建模 仿顺序操作
2012-12-27 21:34 15 2134
[verilog] 为何选择Zynq-7000 All Programmable SoC
2012-12-27 21:33 1 1977
[Quartus] 基于SRAM的FPGA连线资源的一种可测性设计
2012-12-27 21:29 3 2467
基于FPGA嵌入式系统的雷达信号模拟器
2012-12-27 21:28 7 2007
我又来发问了 我想问一下 这两张图是什么意思? attachment  ...2
2012-12-27 21:27 22 3235
请教:verilog实现的UART模块中波特率的时钟分频问题……
2012-12-27 18:28 9 6062
可重构计算:高效灵活的计算技术
2012-12-27 18:14 9 2296
DVB-S射频调制的FPGA实现
2012-12-27 18:11 6 1603
可编程逻辑器件的分类及特点
2012-12-27 17:40 2 2122
在ZedBoard上运行linux之入门篇↑↑↑
2012-12-27 13:48 8 7551
modelsim 10.1a仿真出现内存加载失败,真想如图,怎么解决! attach_img
2012-12-27 11:01 3 1732
如何用VHDL判断电机转速达到匀速
2012-12-27 09:51 9 2113
改进能提高串口通信可靠性
2012-12-27 08:27 16 3177
FPGA设计的基本原则、技巧与时序电路设计
2012-12-27 08:23 12 2446
LTE基带目标设计平台方案详解
2012-12-26 22:44 5 1582
调试DDR2弹出的错误 attach_img
2012-12-26 22:42 5 2939
我与赛灵思的2012+原来是你
2012-12-26 22:24 2 2040
外包一个FPGA实现IDE(主机、从机)的项目  ...2
2012-12-26 15:11 24 4411
新手问:vhdl中,integer(n/2)是怎么用的?
2012-12-26 13:14 0 1604
ALTERA要放弃低端市场了吗?  ...2
2012-12-26 11:52 26 4713
ISE和MATLAB怎么连用
2012-12-26 10:53 8 8126
降低FPGA功耗的设计技巧
2012-12-26 10:28 1 2342
Virtex-5系统功耗设计的规则 attachment  ...2
2012-12-26 10:16 24 3778
VHDL状态机驱动两片74HC595遇到问题。
2012-12-26 09:56 2 2706
[VHDL] 用XilinxFPGA实现DDRSDRAM控制器 attachment agree
2012-12-25 23:47 4 2509
Xilinx FPGA设计约束的分类
2012-12-25 23:06 10 2610
[matlab] 我的ISE开始菜单中缺少很多工具
2012-12-25 21:08 15 2275
三个全新 Vivado 高层次综合应用指南
2012-12-25 18:03 1 1350
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则