FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14200|帖子: 104295 收藏 (179)

1 ... 196 197 198 199200201 202 203 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


actel Actel IO Fusion andychenjiehua 2013-1-13 22:19 4 1716
Removed fan-outs from the following always-disabled I/O buffers？如何解决？ buffer I/O ov zhpg009 2013-1-13 22:19 4 2802
Warning: Found 3 output pins without output pin load capacitance assignment AD Output without zhaorj8780 2013-1-13 22:18 4 6181
赛灵思System Generator时间参数深度剖析 System 赛灵思 generator lxAPP 2013-1-13 22:17 16 1646
Timing Closure on FPGAs FPGAs Timing os xjsxjtu 2013-1-13 22:16 1 1411
基于赛灵思FPGA的出租车计价器设计出租车计价器 FPGA 赛灵思星星之火红 2013-1-13 22:12 7 1378
Verilog HDL建模概述 HDL verilog 建模星星之火红 2013-1-13 22:11 13 2431
如何将从8bit的LVDS修改了10bit的LVDS接收 LVDS AC 参考设计 zbhbyc 2013-1-13 22:11 9 5430
利用赛灵思Spartan-3A FPGA搭建高等级视频监控系统 spartan-3a 视频监控系统 FPGA qingniao966 2013-1-13 22:11 4 1232
基于赛灵思Virtex-5 FPGA的Gbps无线通信基站设计通信基站 Virtex-5 星星之火红 2013-1-13 22:08 11 1671
基于赛灵思FPGA的微波辐射计数控系统设计与实现 FPGA 系统设计赛灵思 FangTT 2013-1-13 22:08 13 1915
vhdl中调用IP核以后的配置怎么写 ip核 VHDL yangguming 2013-1-13 21:56 9 2526
Xilinx 20nm产品路线图及技术细节 XILINX 路线图 FPGA jameswangchip 2013-1-13 21:55 5 1427
项目中FPGA部分实施的一点体会 FPGA 信号存储器 VBird769 2013-1-13 21:52 15 1626
利用串行RapidIO连接功能增强DSP协处理能力 DSP RapidIO 通信 qingniao966 2013-1-13 21:52 19 3025
基础知识：ASIC 和FPGA 深度比较 ASIC FPGA 基础知识 RadarEver 2013-1-13 21:51 11 1739
赛灵思可扩展式处理器平台的优势赛灵思处理器 TE RaiseCom 2013-1-13 21:51 7 1173
基于FPGA的RGB到YCrCb颜色空间转换 (1) RGB FPGA FangTT 2013-1-13 21:51 0 1389
用赛灵思FPGA实现突发数据通信中Turbo码编译 FPGA实现 turbo码赛灵思 ChaiTF 2013-1-13 21:48 7 1892
谁用过altera的stratix IV做过pcie开发，我有问题要问！！ PCIe altera Stratix hoho0ohoh 2013-1-13 21:47 8 2048
FPGA的IP核ROM问题 FPGA ip核 ROM qingkong881207 2013-1-13 21:44 8 2012
FPGA中的处理器IP概述 ip 处理器 FPGA XiaoWei369 2013-1-13 21:44 5 1054
赛灵思 ISE 12设计套件FAQ se 赛灵思时钟 xjsxjtu 2013-1-13 21:43 18 1512
程序有虫子，求大家帮忙找找(状态机部分) ST RS 静默雪原 2013-1-13 15:50 13 1681
inout 双向数据口，前仿和门级仿真都通过了，时序仿真就是时序仿真 inout zhpg009 2013-1-13 12:20 16 2668
[CPLD] 奇怪了，spartan-3a接DDR内存只能使用x8不能用x16 DDR 内存 spartan-3a drentsi 2013-1-13 10:13 1 1732
verilog学习五点经验分享 ...2 verilog 代码信号星星之火红 2013-1-13 09:23 22 2524
刚转投xilinx，还真不习惯，求指点 XILINX AC TE aceice 2013-1-13 09:22 15 1773
基于FPGA的级联结构FFT处理器的优化设计 fft处理器 FPGA 信号 RadarEver 2013-1-13 09:16 17 2105
请帮看一下CPLD完成4路视频输入1路输出分割显示,有原理图 PLD 原理图 szyzm 2013-1-12 23:01 10 3544
技巧分享：Xilinx FPGA全局时钟和第二全局时钟资源的使用方法 FPGA XILINX 时钟 XiaoWei369 2013-1-12 22:57 4 1700
Virtex-5推动超宽带通信和测距的发展测距 Virtex-5 超宽带通信 RaiseCom 2013-1-12 22:56 6 1307
基于赛灵思Spartan－3E FPGA的磁浮轴承控制系统研究 spartan 控制系统 FangTT 2013-1-12 22:56 7 1324
基于FPGA的微型数字存储系统设计数字存储微型系统设计 xjsxjtu 2013-1-12 22:53 5 1347
用FPGA 嵌入式处理器实现高性能浮点元算嵌入式处理器 FPGA pc 星星之火红 2013-1-12 22:53 7 1378
跪求大神帮助用VHDL做7分频时钟电路产生 VHDL 时钟电路信号 a322520 2013-1-12 22:50 6 1679
如何在Vivado HLS设计中定义AXI4接口接口 Vivado vi GoldSunMonkey 2013-1-12 22:48 1 1537
抛却细节是应对工程知识大幅过时大幅良策吗？工程师芯片网络 LongChip 2013-1-12 22:48 0 1204
设计技巧：用matlab来实现fpga功能的设计 FPGA matlab TE RadarEver 2013-1-12 22:46 8 1723
经验分享：如何选购FPGA 开发板 ...2 FPGA 开发板芯片 LMQQ 2013-1-12 22:46 23 2983