FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14263|帖子: 104554 收藏 (180)

1 ... 60 61 62 636465 66 67 68 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 请问一下fpga能不能识别32位命令？ FPGA 51单片机 yym86202 2019-5-29 22:47 7 1170
ARM会终止与华为的合作吗？华为 ARM RISC 奔跑Robin 2019-5-28 10:56 4 9535
[VHDL] 求帮忙看一下这个原理图写的vhdl为什么不一样原理图 VHDL ST 洛杉矶been 2019-5-26 21:19 7 1315
[FPGA] 电平转换电平转换 GPIO 控制 Power0088 2019-5-25 19:58 4 1106
[modelsim] modelsim为什么赋值前后变量的值不一样？（已解决） modelsim Phase se Basic713 2019-5-25 09:48 7 1266
[VHDL] 帮帮我看看哪里出问题了。达不到预期效果，我是个新手 ic ST xiaoxiao4816 2019-5-23 10:17 3 1076
[VHDL] 基于FPGA的数据采集系统设计数据采集系统系统设计 FPGA gaochy1126 2019-5-23 08:35 13 3441
[FPGA] Vivado HLS无法创建工程 Vivado testbench TEST azzzztec 2019-5-17 17:16 3 1989
[FPGA] 使用PCB板子上的LDO给FPGA供电，FPGA地接模拟地还是数字地 FPGA LDO pcb板 zaryleik 2019-5-15 22:29 1 891
[FPGA] rapidio-altera 怎么实现初始化启动过程？ altera 启动过程 RapidIO happyhappy1 2019-5-15 22:21 1 901
[FPGA] rapidio初始化没有成功 RapidIO ge des yshqin 2019-5-15 13:14 4 1989 1
[verilog] Verilog-DS18B20-串口输出温度值串口输出温度 verilog 湖南飞哥 2019-5-15 10:46 1 2518
[FPGA] xc7a35 无法从qspiflash 启动 flash 小庄2 2019-5-14 20:22 10 1647 1
[Quartus] 官网的器件怎么不支持Cyclone II系列的了 cyclone 器件开发板 ar_m_cu 2019-5-14 14:10 8 13940
xilinx的CPLD停产了？ PLD XILINX bear1 2019-5-14 11:27 3 2064
[FPGA] Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第三篇]写一篇简... MPSoC XILINX UltraScale haoxingheng 2019-5-13 23:01 1 1738
[Quartus] Quartus 18.1 timing constraint，set_multicycle_path使用問題 Timing Constraint weijujan 2019-5-13 18:23 0 934
[Quartus] 怎样用原理图设计一个8位计数器？原理图计数器 ip核奇异熊 2019-5-12 23:37 2 1547
[modelsim] GTX收发数据仿真的问题仿真 XDATA AI dhjwahaha 2019-5-12 12:12 16 4867
中文翻译的Clifford E. Cummings经典的异步fifo设计 FIFO FOR 异步钻研的鱼 2019-5-11 17:56 19 6003
[verilog] 设计一个基于数据帧的异步fifo存储器 FIFO 存储器异步猪脚猪脚 2019-5-11 15:43 0 757
[FPGA] FPGA访问同步SRAM与异步SRAM有什么区别吗？ FPGA 异步 lzzno1 2019-5-10 16:14 3 4833
[FPGA] 高速adc接口问题 ADC 接口高速AD asmer2010 2019-5-9 22:16 2 1102
[FPGA] Xilinx 方案是否有必要单独使用一个加密芯片？ XILINX 加密加密芯片 Globalizex 2019-5-9 22:06 2 1100
cyclone 4的lvds bank可以接3.3v吗 cyclone AN LVDS LIU_XF 2019-5-9 20:01 5 2765
有ALTERA RapidIO经验的高手请进 altera RapidIO AI pianran 2019-5-9 19:01 10 4611
[FPGA] 有什么办法可以完全*quartus II 13.0版本的方法 ce ICE xiaoxiao4816 2019-5-9 18:48* 0 834
[FPGA] Xilinx XC6SLX16芯片内部是否有flash rom flash ROM XILINX nahlj 2019-5-7 17:07 9 2752
[FPGA] 编译工程文件的时候总是提示“N/A until Partition Merge”的问题编译 TI IO xiaoxiao4816 2019-5-7 08:24 0 2876
[FPGA] 利用分立逻辑元件实现电梯控制系统（电梯状态装换）元件电梯控制系统数码管 JJQCY0207 2019-5-4 21:16 1 1048
[FPGA] 求助芯片MC68336烧录芯片烧录读写 wangjlcs 2019-5-2 15:03 0 438
[CPLD] VHDL 总线问题总线 VHDL ISM weicheichei 2019-4-30 16:21 5 989
[Quartus] eclipse中出现Unresolved inclusion问题，求大神指点 Eclipse IO yym86202 2019-4-29 15:24 0 1093
[FPGA] ALTERA altera LTE TE nahlj 2019-4-29 09:30 3 1857
[FPGA] FPGA学习及设计中的注意事项 FPGA 硬件工程师 24875314 2019-4-28 22:30 1 905
[FPGA] 京微雅格的FPGA怎么购买啊 ...2 FPGA PGA 开发板神奇号 2019-4-28 17:35 41 7104 3
ALTERA 16pin JATG 接口 altera 接口 pi nahlj 2019-4-27 22:09 1 744
[verilog] 有偿请教verilog 就是一些顶层模块例化问题，我不会连接 verilog NEC TE 老吴EST 2019-4-27 10:50 0 925
[FPGA] Description Resource Path Location Type undefined reference to Reference define Resource luolang1991 2019-4-26 17:26 2 3770 1
[FPGA] 谁有xilinx的fpga的封装吗？@猴哥有吗 FPGA XILINX wanming2008 2019-4-26 12:07 11 1890 7