FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14204|帖子: 104320 收藏 (179)

1 ... 58 59 60 616263 64 65 66 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 基于fpga的 cameralink信号转光信号问题 FPGA CameraLink 光信号 ssnper3 2019-6-25 17:56 8 1303
Spartan-6 系列芯片问题请教 Spartan-6 flash yichunshan 2019-6-24 23:13 5 1330
[Quartus] 请教在quartusII中的实例引用ALT_IOBUF这个symbol指的是三态门吗 symbol IO wangjia1435 2019-6-19 11:45 1 4622
[verilog] vivado进行simulation时停在一个时间点 Vivado simulation SIGNAL yq327115059 2019-6-18 07:48 2 1806
[verilog] 用uart串口发送16位数据总是不对，调了一天了，求大佬帮助串口发送 UART ge zaryleik 2019-6-17 22:38 2 1546
[modelsim] ModelSim看波形的时候突然被中断了 modelsim AC AD FPGA009 2019-6-17 10:22 3 2372 1
VHDL 两个时钟问题 VHDL 时钟 ce weicheichei 2019-6-16 00:02 3 923
请问这是verilog的什么语法 verilog AC Output ahhhhh 2019-6-15 22:13 4 892
使用ML605板子官方的例子，DDR3初始化不成功，有偿请求帮助 DDR DDR3 ml605 cll 2019-6-15 21:40 15 1590
FPGA使用100M时钟驱动IO口 FPGA 时钟驱动 IO ahhhhh 2019-6-15 17:50 9 1535
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载65：数码管驱动实例 altera FPGA 数码管驱动 rousong1989 2019-6-12 10:31 1 1323
基于STM32和FPGA的多轴运动控制器的设计 FPGA STM32 多轴运动控制器 xlhtracy 2019-6-12 09:18 9 3894
[CPLD] xilinx microblaze 移植linux ...2 3 4 MICROBLAZE XILINX daicheng0 2019-6-11 10:50 65 12985
[FPGA] 求助大家帮忙看一下为什么没有输出波形输出波形 DDS 代码 iamkunkun 2019-6-6 09:37 2 963
[verilog] 谁能帮忙设计基于K7 fpga的 FPGA 开发板 FPGA PGA 开发板 ipex 2019-6-5 10:41 7 1618
[FPGA] 特权同学海量fpga资料分享 FPGA FPGA开发开发套件 rousong1989 2019-6-4 15:09 5 3276 2
[FPGA] CORDIC FPGA ip核 lanzhi112 2019-6-4 14:17 3 1222
[FPGA] 求助：vivado下用ILA调试PL端逻辑问题调试 Vivado se swiss 2019-6-2 15:34 8 16213 1
[FPGA] 安森美Python1300/5000/25K系列CMOS传感器应用传感器应用 CMOS传感器安森美 haoxingheng 2019-6-2 11:34 0 1730
[verilog] 大神们，请问有关于超声全聚焦算法的Verilog的程序吗？我想参考一下。 verilog 超声 FPGA qqqpppzzz 2019-5-30 09:48 0 736
[FPGA] 交通信号灯交通信号灯 TI LED w998101 2019-5-29 22:48 3 1020
[FPGA] 请问一下fpga能不能识别32位命令？ FPGA 51单片机 yym86202 2019-5-29 22:47 7 1056
ARM会终止与华为的合作吗？华为 ARM RISC 奔跑Robin 2019-5-28 10:56 4 9372
[VHDL] 求帮忙看一下这个原理图写的vhdl为什么不一样原理图 VHDL ST 洛杉矶been 2019-5-26 21:19 7 1137
[FPGA] 电平转换电平转换 GPIO 控制 Power0088 2019-5-25 19:58 4 1025
[modelsim] modelsim为什么赋值前后变量的值不一样？（已解决） modelsim Phase se Basic713 2019-5-25 09:48 7 1164
[VHDL] 帮帮我看看哪里出问题了。达不到预期效果，我是个新手 ic ST xiaoxiao4816 2019-5-23 10:17 3 900
[VHDL] 基于FPGA的数据采集系统设计数据采集系统系统设计 FPGA gaochy1126 2019-5-23 08:35 13 2883
[FPGA] Vivado HLS无法创建工程 Vivado testbench TEST azzzztec 2019-5-17 17:16 3 1857
[FPGA] 使用PCB板子上的LDO给FPGA供电，FPGA地接模拟地还是数字地 FPGA LDO pcb板 zaryleik 2019-5-15 22:29 1 822
[FPGA] rapidio-altera 怎么实现初始化启动过程？ altera 启动过程 RapidIO happyhappy1 2019-5-15 22:21 1 806
[FPGA] rapidio初始化没有成功 RapidIO ge des yshqin 2019-5-15 13:14 4 1853 1
[verilog] Verilog-DS18B20-串口输出温度值串口输出温度 verilog 湖南飞哥 2019-5-15 10:46 1 2386
[FPGA] xc7a35 无法从qspiflash 启动 flash 小庄2 2019-5-14 20:22 10 1498 1
[Quartus] 官网的器件怎么不支持Cyclone II系列的了 cyclone 器件开发板 ar_m_cu 2019-5-14 14:10 8 13317
xilinx的CPLD停产了？ PLD XILINX bear1 2019-5-14 11:27 3 1964
[FPGA] Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第三篇]写一篇简... MPSoC XILINX UltraScale haoxingheng 2019-5-13 23:01 1 1558
[Quartus] Quartus 18.1 timing constraint，set_multicycle_path使用問題 Timing Constraint weijujan 2019-5-13 18:23 0 879
[Quartus] 怎样用原理图设计一个8位计数器？原理图计数器 ip核奇异熊 2019-5-12 23:37 2 1436
[modelsim] GTX收发数据仿真的问题仿真 XDATA AI dhjwahaha 2019-5-12 12:12 16 4330