本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7815|帖子: 43801

请教关于AD采样和sram保存数据的问题
2013-5-15 22:28 7 2398
请教TINA软件仿真
2013-5-15 21:57 0 2752
cadence软件问题求助 attach_img
2013-5-15 15:16 4 1579
PCB板的高速信号电路设计技术
2013-5-14 23:41 11 3050
电源完整性设计详解 attach_img
2013-5-14 23:39 11 2011
cadence的安装问题
2013-5-14 23:36 0 1735
业内首款单芯片数字收音机接收器
2013-5-14 16:15 0 2314
关于labview的问题
2013-5-13 20:02 1 1477
从尚德重组看光伏产业
2013-5-13 15:47 0 2086
请问以下2款IC 谁认识。
2013-5-13 09:21 7 1461
高速电路设计和信号完整性分析
2013-5-11 23:09 4 2679
高速CMOS 模拟集成电路中的静电保护电路设计
2013-5-11 23:07 2 2834
Allegro铺铜详解
2013-5-11 19:53 5 2362
verilog学习五点经验分享
2013-5-10 20:13 5 2576
MYN系列过电压保护器
2013-5-10 15:42 0 2117
HTB三相组合式过电压保护器
2013-5-10 15:37 0 1838
cadence 16.5 Capture DRC检查规则都设置哪些项
2013-5-9 22:37 3 7705
行业新MEMS元件标准规格
2013-5-9 16:09 0 2360
ccs3.3(28335)如何新建并且配置 attachment
2013-5-9 13:03 2 1819
485通讯乱码问题,求解
2013-5-9 12:21 2 2362
关于FPGA程序下载和外部FLASH
2013-5-9 09:38 6 4521
[请教]:用过Xilinx FPGA的兄弟请进
2013-5-9 09:24 2 5049
使用xilinx FPGA实现USB控制的全套资料 attach_img  ...2
2013-5-9 09:19 22 6479
Allegro16.3约束设置
2013-5-8 23:48 3 3880
ALLEGRO 约束规则设置步骤
2013-5-8 23:45 3 4416
Allegro如何生成光绘文件
2013-5-8 23:36 14 2884
cadence 16.5 Capture DRC检查规则都设置哪些项
2013-5-8 22:23 0 1665
【活动贴】SDRAM的结构、时序与性能的关系 attachment
2013-5-8 15:58 1 1709
请教ISE中iMPACT的问题
2013-5-8 15:17 1 4119
求教ise quartusII有什么区别啊
2013-5-8 15:13 12 13074
ISE使用verilog语言的问题
2013-5-8 15:06 1 3271
ise + modelsim 仿真出问题了。
2013-5-8 15:05 4 7024
PROTEL转ALLEGRO的方法
2013-5-8 00:23 7 4219
德州仪器(TI)实现真正多核创新 agree  ...2
2013-5-7 20:56 35 6242
CD4051出现问题
2013-5-7 16:00 1 2382
超小DVD PCB attachment
2013-5-7 11:43 2 1425
電源完整性理論基礎 attachment
2013-5-7 11:43 6 1544
运放知识 attachment
2013-5-7 11:42 1 1407
基带DQPSK调制解调 attachment
2013-5-7 11:42 1 1887
AR1688 硬件参考设计 attachment
2013-5-7 11:41 4 1595
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部