今日: 0|主题: 14259|帖子: 104540 收藏 (180)
[FPGA] 基于Xilinx MIS IP的DDR3读写User Interface解析 attach_img
2016-11-26 17:26 1 1468
[FPGA] fpga进行spi通信的问题
2017-8-2 12:59 8 2673
[FPGA] 例说FPGA连载38:DDR控制器集成与读写测试之FPGA片内RAM概述 attach_img
2016-10-12 17:02 0 816
[FPGA] XINLINX fpga attach_img
2016-11-13 22:24 4 1617
[FPGA] 使用FPGA时钟展频技术搞定RE测试 attach_img
2016-10-11 17:16 0 1015
[VHDL] VHDL generate语句 新人帖
2016-10-10 22:28 0 1099
例说FPGA37:DDR控制器集成读写测试之FPGA片内存储器概述 attach_img
2016-10-10 16:51 0 842
[FPGA] 例说FPGA连载36:DDR控制器集成与读写测试之功能概述 attach_img
2016-10-8 16:50 0 645
[FPGA] 求助~~~~~~~~~板子时钟调试出现问题
2016-10-8 13:58 0 677
自己做了个FPGA板子 调试的时候发现了一些问题 新人帖
2016-10-10 12:56 2 917
[FPGA] SPartan 6 XC6SLX45 能不能做Display port V1.1?
2016-10-8 11:21 0 1060
[FPGA] 例说FPGA连载35:PLL例化配置与LED之闲置引脚设置 attach_img
2016-10-6 16:43 0 895
[FPGA] Altera FPGA Fifo使用遇问题
2016-10-11 11:34 2 992
[FPGA] FPGA管脚电压部分不对 新人帖
2016-9-28 22:52 2 1269
[FPGA] spartan6 spi配置模式下的烧写失败 新人帖
2016-9-27 21:18 0 1363
[CPLD] 利用Lattice的CPLD实现电平转换
2016-10-25 14:26 7 3233
[FPGA] 例说FPGA连载34:PLL例化配置与LED之使用TCL Scripts进行引脚分配 attach_img
2016-9-23 09:11 0 721
[FPGA] 关于差分输入串行数据处理后输出的问题 新人帖
2016-9-19 20:55 0 670
[FPGA] 关于FPGA在视频处理方面应用 新人帖
2016-9-19 20:15 0 639
[FPGA] 自己用纯verilog 写的俄罗斯方块,有很多问题,求大神指导
2016-10-7 19:04 4 2885
[FPGA] 用microblaze的axi结构时,网表正常生成,但是产生bit文件出错 新人帖
2016-9-21 22:37 3 1274
[FPGA] 分析协议利器,工程师好帮手 attach_img
2017-3-13 20:08 3 1411
[FPGA] 例说FPGA连载33:PLL例化配置与LED之使用Tcl Console进行引脚分配 attach_img
2016-9-17 17:36 0 732
[FPGA] 例说FPGA连载32:PLL例化配置与LED之使用Pin Planner进行引脚分配 attach_img
2016-9-14 16:36 0 768
[FPGA] spartan-6 的VCCAUX要怎么接
2016-9-19 19:41 1 1113
[FPGA] 例说FPGA连载31:PLL例化配置与LED之PLL的IP核配置 attach_img
2016-9-12 17:03 0 763
vivado中的vhdl代码 新人帖 attach_img
2016-9-11 17:34 2 1566
[FPGA] Synplify pro综合结果作为ISE/Vivado的输入?
2016-9-10 01:52 0 2126
[FPGA] 例说FPGA连载30:PLL例化配置与LED之功能概述 attach_img
2016-9-9 18:11 0 618
请教猴哥,关于之前OC3使用FPGA实现的问题
2016-9-10 09:56 1 588
[modelsim] 求帮忙解决。 新人帖
2016-9-7 20:59 0 816
[FPGA] 例说FPGA连载29:HDMI显示驱动子板设计 attach_img
2016-9-7 16:24 0 860
[FPGA] 例说FPGA连载28:VGA显示驱动子板设计 attach_img
2016-9-6 07:56 1 619
[verilog] 代码 新人帖
2016-9-5 11:12 1 904
[FPGA] 例说FPGA连载27:7寸工业液晶屏子板设计 attach_img
2016-9-2 15:22 0 862
[FPGA] 【新手党】求问下ISE中调用ROM ip核的步骤和详细过程
2016-9-2 14:47 0 755
[CPLD] 求助:CPLD原理图库中的施密特触发器在哪里
2016-9-4 13:44 2 1444
[VHDL] 进位保留加法器怎样求和?? 新人帖
2016-9-1 09:45 1 1033
[FPGA] 例说FPGA连载26:AV视频采集子板设计 attach_img
2016-8-31 18:08 0 578
[FPGA] 多块FPGA 信号采集板时钟同步 新人帖 attach_img
2016-10-8 15:57 2 1873
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则