FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14259|帖子: 104540 收藏 (180)

1 ... 2 3 4 5 678 9 10 11 ... 75 / 75 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


新手准备开始学习FPGA，开发板的选择，dalao们进来给建议 FPGA 开发板硬件 cross_stone 2017-5-8 07:37 6 1534
有谁用过RAM啊，遇到个奇怪的问题，求解！芯片串口 easycome 2017-4-5 22:58 18 2433
[CPLD] 在工程中怎么增加子函数？函数 qiumingqiuming 2017-3-29 16:47 4 670
[modelsim] Failed to open design unit file "modelsimf.vhd" in read mode Design LED modelsim my_style 2017-3-15 09:47 0 2541
[modelsim] modelsimf.vhd文件问题 modelsim hd COM my_style 2017-3-15 09:29 0 1049
[Quartus] quarter ii 10.0是不是只能联合ModelSim一起进行仿真？ modelsim UART 仿真初学者23333 2018-1-17 14:38 1 1777
[FPGA] 两片ssram操作 AC hz 黎释注册 2017-3-13 15:29 0 741
[FPGA] BRAM取值问题 BRAM wybhet 2017-3-13 09:26 0 668
[verilog] 一个按键具有两个功能（如：Start/Stop信号） top start 信号 zhangyuhua 2017-3-12 20:07 0 1309
[Quartus] 新手问题急求大神解答 HDL VHDL hd syh740008694 2017-9-12 19:47 6 1127
[verilog] 求大神看一下问什么仿真图 led 没有图形 LED 仿真 ge 初学者23333 2017-3-17 09:43 1 753
ZYNQ DDR3 DDR3 zynq 控制 sss10_leon 2017-3-10 10:53 1 1106
[FPGA] 求购 DSP FPGA PGA zaijian540 2017-3-9 17:07 0 538
xilinx 关于例化的参数 XILINX Wire wybhet 2017-3-9 15:47 0 741
[FPGA] 关于模块之间信号时序同步的问题时序信号 Output solamy 2017-3-22 08:17 2 1593
大神推荐一款LVDS芯片 LVDS芯片 FPGA PGA 逢缘合 2017-3-26 22:16 1 1528
[FPGA] xilinxFPGA综合时候资源利用率为50%左右，但是映射（map）后.... xilinxFPGA 映射 ip核梦想飞 2017-3-11 20:18 2 1708
OV6540摄像头模组的MIPI商朝出来的是什么样的数据？ ov 摄像头模组 MIPI vincent.liu 2019-9-21 16:00 2 1693
FPGA实现A/D接口接口 FPGA实现 a/d hktkyyz 2017-3-9 17:02 1 1163
[FPGA] IIC协议中读时序为什么会有两个START start 时序 iic协议 zju2014zxw 2017-5-30 14:23 2 1911
[FPGA] 数字信号处理数字信号处理 FPGA PGA bzp7149692 2017-3-6 13:04 0 683
[FPGA] verilog,遇到个问题，不知道怎么解释 verilog verilo 辉色天空 2017-3-10 16:39 3 1096
[Quartus] 求用vhdl语言写的音频信号发生器代码 vhdl语言代码 ccd203 2017-3-9 16:59 1 1121
[VHDL] 急求 HDL ccd203 2017-3-5 10:11 0 775
[FPGA] 请问BRAM读写问题 BRAM 读写 AC wybhet 2017-3-9 08:24 3 2110
[FPGA] 华为内部经典FPGA时序资料---FPGA input delay约束的方法 Input FPGA 时序 PKJIE吴 2017-3-9 16:10 3 1184
[FPGA] ise网表问题 se 二进制编辑器 yuzhu532 2017-2-28 11:27 0 906
[FPGA] 差分时钟输入转单端时钟时钟信号时钟信号黎释注册 2017-2-28 09:46 2 5940
[FPGA] XC7K325与6678的SRIO通信，求助 rio 通信信号 dlutccj 2017-3-13 21:52 3 1757
[CPLD] Diamond使用笔记 diamond AC ge TataJen 2018-6-26 10:33 10 4324
[FPGA] 利用数据选择器可以节省资源吗？数据选择器 Input wybhet 2017-3-2 14:06 2 1283
[FPGA] FPGA控制sd卡读写的小疑问 FPGA 控制 SD卡读写毛雷雷 2017-3-1 15:34 2 801
[FPGA] 关于XILINX BRAM IP核的使用 BRAM ip核 XILINX wybhet 2017-2-22 17:48 2 1213
[FPGA] 请大神解答 LUT和多路选择器的关系多路选择器 wybhet 2017-2-22 13:58 4 1581
[FPGA] 加减发嵌套 IDE vi VIDEO 281110040 2017-2-20 16:20 0 815
[modelsim] 请问modelsi的安装包哪里有？ LSI models modelsim Proton—— 2017-2-20 15:34 0 1760
[FPGA] XILINX有关于对数 ln 的IP核吗？ ip核 XILINX ip wybhet 2017-2-24 09:58 1 1064
[Quartus] RTL Viewer仿真器件分析器件 RTL 仿真器想学点什么 2017-4-4 15:55 3 1349
[FPGA] FPGA驱动OV5640时想扩大帧数 pll寄存器扩大一倍出现奇怪图像 PLL OV5640 529309659 2017-2-21 18:31 3 1468
[FPGA] 数字下变频 hz 中频 281110040 2017-2-25 14:21 1 898