收藏本版 |订阅

今日: 0|主题: 14387|帖子: 104919

赛灵思ASIC等级FPGA开始投片
2013-7-20 20:38 2 1673
Quartusii中使用了SignalTap后,仿真无法进行 attach_img  ...2
2013-7-20 20:10 20 5532
FPGA个别引脚烧坏的情况
2013-7-20 20:10 7 2112
VHDL分频小程序 attach_img
2013-7-20 20:06 6 1955
image network download的问题 attach_img
2013-7-20 20:05 9 2021
赛灵思Virtex-5推动超宽带通信和测距发展
2013-7-18 22:01 0 2106
利用赛灵思Spartan-3A FPGA搭建高等级视频监控系统
2013-7-18 22:01 0 1757
利用FPGA开发板进行ASIC原型开发的技巧
2013-7-18 21:59 0 4560
经验分享:如何选购FPGA 开发板
2013-7-18 21:59 0 1099
添加时序约束的技巧分析
2013-7-18 21:57 0 1500
基于赛灵思Spartan-3E的片上系统无线保密通信终端设计
2013-7-18 21:56 0 1721
用FPGA内嵌的锁相环资源实现分频
2013-7-18 21:49 2 2253
基于FPGA的防盗定位追踪系统设计
2013-7-18 21:49 2 1630
基于赛灵思FPGA的出租车计价器设计
2013-7-18 21:49 2 2086
基于赛灵思FPGA和SRAM的数控振荡器的设计实现
2013-7-18 21:48 1 1603
赛灵思FPGA的芯片架构分析
2013-7-18 21:42 2 1754
大一点的FPGA动不动就30A,60A的电流,那2000T得多大功率 attach_img
2013-7-18 12:11 13 3886
[matlab] ISE 一些tips
2013-7-18 00:11 15 5186
怎么让pcie与1394b建立连接,实现数据传输
2013-7-18 00:11 3 1783
microblaze FSL: MapLib:979 - LUT6 symbol
2013-7-18 00:10 2 4269
verilog如何产生这样的信号
2013-7-18 00:07 2 2036
CPLD/FPGA可以用133M的晶振么
2013-7-18 00:04 11 2809
SP6 DDR、GTP总结 digest
2013-7-18 00:03 7 2970
verilog程序解释
2013-7-18 00:03 10 2664
仿真很重要  ...2
2013-7-17 23:55 26 3684
硬件项目设计心得  ...2
2013-7-17 23:48 22 4988
Altera SoC FPGA提升整体性能 降低开发成本
2013-7-17 23:45 2 1561
弱弱的提问一下,怎么在ISE 12.3 Xlinx Platform studio 设置不用的
2013-7-17 23:40 1 1645
FPGA个别引脚烧坏的情况
2013-7-16 19:05 0 1349
FPGA个别引脚烧坏的情况
2013-7-16 19:04 0 1632
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部