收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

请教诸位.....FPGA上电后I/O口初始状态的控制
2012-11-16 21:58 3 2944
verilog怎么在不同文件的模块间传递参数?
2012-11-16 21:56 14 6236
数学家的故事─刘徽
2012-11-16 21:40 0 1808
数学家的故事---阿基米德
2012-11-16 21:40 0 1452
数学家的故事---高斯(C.F.Gauss)
2012-11-16 21:39 2 2019
朱敏:美国往事---硅谷第一代中国大陆创业家的20年
2012-11-16 21:39 5 2439
深入剖析电感电流 ---DC/DC 电路中电感的选择
2012-11-16 19:54 8 2697
赛灵思率先发布20nm产品系列发展战略
2012-11-15 23:20 3 2422
关于quartus和modelsim时序仿真的问题,请教!
2012-11-15 21:02 7 2710
请猴哥帮我介绍个方案  ...2
2012-11-15 21:01 22 3913
线性稳压器件(Linear Regulators):工作原理及补偿(三)
2012-11-15 20:59 7 1969
Cadence SPB 15.7安装和入门
2012-11-15 20:58 2 2476
电子工程系 信息与通信工程重要国际学术会议汇总
2012-11-15 20:58 1 2343
关于PCIE,DDR,NETWORK attachment agree
2012-11-15 20:53 10 3258
FPGA 做数据采集 如何对采集的数据进行平均?  ...2
2012-11-15 20:47 24 4320
比尔盖茨语录:受益终生的10句良言
2012-11-15 18:42 0 1569
数学家的故事---柯西
2012-11-15 18:42 0 2229
数学家的故事---约瑟夫·路易斯·拉格朗日
2012-11-15 18:41 0 2286
数学家的故事---拉普拉斯
2012-11-15 18:40 0 2154
数学家的故事---最富创造性的数学家—黎曼
2012-11-15 18:40 0 1898
问个vivado IP 生成工具的问题
2012-11-15 18:03 3 3161
verilog程序编写风格的问题
2012-11-15 09:39 1 2028
疯狂的ISE软件,崩溃了  ...2
2012-11-15 09:25 23 4785
赛灵思FPGA培训教材之人机界面设计 attachment
2012-11-15 09:25 12 2826
verilog问题
2012-11-14 20:07 2 1536
modelsim教程 attachment  ...2
2012-11-14 19:33 39 5507
PCB Tools PCB设计工具比较和选择
2012-11-14 18:50 5 2314
VHDL FOR LOOP 应用问题
2012-11-14 18:47 11 3531
求高手解决问题 呼叫猴哥
2012-11-14 18:44 9 2816
[matlab] vivado 仿真时的文件路径
2012-11-14 18:43 3 4400
[Quartus] AXI4Lite自定义IP
2012-11-14 18:42 11 3496
Spartan6老配置电路的新问题 attach_img
2012-11-14 18:41 14 3942
Microelectronic 微纳电子学系 重要国际学术会议
2012-11-14 18:28 1 1930
Electronic Engineering 电子工程 重要国际学术会议汇总
2012-11-14 18:27 1 2773
Computer Science 计算机科学与技术系 重要国际学术会议
2012-11-14 18:27 1 2838
quartus中原理图连线和实例化的差别
2012-11-14 18:04 2 3212
[Quartus] 管脚绑定有问题,能救吗?
2012-11-14 08:13 4 2556
Verilog assign和always 注意事宜
2012-11-14 08:11 12 2785
[CPLD] Verilog的两个误区 (转载)
2012-11-13 23:39 3 2065
[CPLD] 基于FPGA的μC/OS-II任务管理硬件设计
2012-11-13 23:37 4 1751
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部