FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14200|帖子: 104294 收藏 (179)

1 ... 79 80 81 828384 85 86 87 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 【至简设计法】SCBB接口优化设计思路（免费下载学习）接口 IO 时序 guyu_1 2017-6-27 10:25 0 585
[FPGA] ddr2读写需要控制哪些参数 DDR 控制读写胡斯哲 2017-6-26 11:20 0 614
[FPGA] 关于Kintex-7的IODELAY的使用问题 Kintex-7 IODELAY IDE REDARMY007 2017-6-25 16:31 1 4515
[FPGA] ACTEL的FPGA开发环境如何搭建？ Actel FPGA开发 1273457925 2017-6-24 20:28 0 977
[FPGA] 第一次上板子，有问题想请教大虾们 AC wybhet 2017-6-24 11:29 1 534
[FPGA] 现在主流CPU进行32位/32位除法运算一般是多少周期完成？电路加法器吾要单片机 2017-6-23 23:41 0 1446
[FPGA] 潘文明至简设计法之SPI接口至简代码设计代码接口 mdykj33 2017-6-23 16:56 1 1266
[FPGA] PCIE DMA高清视频采集视频采集 PCIe 高清视频 jiang1998 2017-6-22 12:48 4 1730
[FPGA] FPGA培训心得 FPGA 芯片原子弹001 2017-6-22 09:49 0 755
新手问两个FPGA（XILINX）问题 FPGA XILINX flash a1993s05d21 2017-6-22 08:40 0 739
[FPGA] timescale是专门用于仿真的吗，不能综合吗 times 仿真 SCALE ablitt 2017-6-21 16:46 0 1019
[FPGA] VIVADO工具篇（5）——利用ZYNQ的GP口来访问自定义IP的寄存器 zynq Vivado feihufuture 2017-6-21 09:13 0 1154
[FPGA] FPGA图像视频处理——OPENCV系列 FPGA OPENCV PGA feihufuture 2017-6-20 09:00 1 1873
[FPGA] Arria 10 soc Arria SOC altera 助手 2017-6-19 13:48 1 880
[FPGA] VIVADO工具篇（4）——SDK操作内存，C语言指针的灵活应用 C语言 sdk 内存 feihufuture 2017-6-19 08:46 0 1413
[CPLD] Lattice的程序烧写器（仿真器） lattice 程序烧写仿真器 shaorc 2017-6-18 22:39 2 2264
[FPGA] fpga仿真和实际硬件测试 FPGA 仿真硬件测试 roc2 2017-6-16 15:41 5 933
[FPGA] [经验] SCCB IIC接口设计系列-SCBB接口优化设计接口设计 iic接口摄像头 xuehua_12 2017-6-16 15:01 0 739
[FPGA] FPGA搞图像处理得懂算法 FPGA PGA 图像处理 feihufuture 2017-6-15 15:47 0 912
[FPGA] 【潘文明至简设计法】系列教程 GVIM视频教程 vim 视频教程模板 gjlkgln4534 2017-6-15 14:40 0 784
【招聘】深圳急招FPGA算法工程师，有兴趣戳进来，薪资待遇丰厚！ FPGA 工程师图像处理 q2850830012 2017-6-15 11:21 4 1279
[FPGA] VIVADO工具及datamover ip，几点技巧 Vivado vi ov feihufuture 2017-6-15 08:56 0 1377
[FPGA] 【潘文明至简设计法】系列连载教程 FPGA时序约束视频教程 FPGA 视频教程时序 guyu_1 2017-6-14 14:52 0 864
[FPGA] 【急聘】广州地区急招Altera FAE，有兴趣的工程师速与我联系。 altera 工程师 FPGA q2850830012 2017-6-14 10:27 0 731
[FPGA] 【急聘】广州地区急招Altera FAE，有兴趣的工程师速与我联系。 altera 工程师 FPGA q2850830012 2017-6-14 10:26 0 656
altera fpga ddr2读写位数 altera DDR FPGA liber 2017-6-14 09:21 1 1043
fpga管脚分配 FPGA 管脚分配开发板 liber 2017-6-14 09:20 2 933
[FPGA] FPGA入门：ModelSim的安装 modelsim FPGA TE rousong1989 2017-6-13 21:29 1 1243
急急急！！！Xilinx RapidIO IP核设计示例问题 RapidIO XILINX ip核 hzywlx 2017-6-13 17:08 18 8002
[FPGA] 多个FPGA视频教程面试题，免费分享视频教程 FPGA COM chop147 2017-6-13 12:00 0 646
FPGA CPU and JLINK 連結問題. AN aaronhu 2017-6-13 10:10 3 619
[FPGA] 如何实现多片FPGA共用一个晶振？ FPGA 晶振时钟 seahakeway 2017-6-12 12:41 13 2867
[verilog] 潘文明至简设计法系列教程-Verilog快速掌握新版简介 verilog FPGA PGA pork7894 2017-6-12 11:35 0 999
[FPGA] 用FPGA发单路、两相正交脉冲；频率可以调、脉冲数量可以调。 FPGA 脉冲 DSP cheng870515353 2017-6-10 23:45 1 1218
[FPGA] 新手初学FPGA问个仿真方面的问题 FPGA 仿真 define xiaogougou 2017-6-9 10:10 2 1305
[FPGA] 关于OFFSET IN se 信号 HAORUIMIN 2017-6-8 19:53 0 529
[FPGA] 组合逻辑中的always后面的敏感事件表是高电平触发？触发电平平漂流 2017-6-8 17:12 3 1894
[FPGA] 【招聘】广州Altera的工程师请进！急急急！ altera 工程师 FPGA q2850830012 2017-6-7 16:57 1 800
[FPGA] 推荐！！FPGA定位问题系列视频教程详解 FPGA 视频教程代码 mdykj33 2017-6-7 16:11 0 832
[FPGA] FPGA时钟约束问题 FPGA 时钟 hz Polina 2017-6-7 14:41 2 1020