本版专家: gaochy1126
今日: 0|主题: 7675|帖子: 42749 收藏 (43)
开关接退后只工作1分钟是正常的,之后埸管不是完全导通
2013-5-18 23:33 3 985
【求助】谁有A/D和D/A转换的verilog的程序啊??? attachment
2013-5-16 23:10 10 4576
PCI Express开发技术
2013-5-15 22:59 1 2275
分享protues完美教程 attachment
2013-5-15 22:32 6 1888
请教关于AD采样和sram保存数据的问题
2013-5-15 22:28 7 2161
请教TINA软件仿真
2013-5-15 21:57 0 2515
cadence软件问题求助 attach_img
2013-5-15 15:16 4 1394
PCB板的高速信号电路设计技术
2013-5-14 23:41 11 2607
电源完整性设计详解 attach_img
2013-5-14 23:39 11 1725
cadence的安装问题
2013-5-14 23:36 0 1578
业内首款单芯片数字收音机接收器
2013-5-14 16:15 0 1933
关于labview的问题
2013-5-13 20:02 1 1327
从尚德重组看光伏产业
2013-5-13 15:47 0 1899
请问以下2款IC 谁认识。
2013-5-13 09:21 7 1307
高速电路设计和信号完整性分析
2013-5-11 23:09 4 2263
高速CMOS 模拟集成电路中的静电保护电路设计
2013-5-11 23:07 2 2549
Allegro铺铜详解
2013-5-11 19:53 5 1986
verilog学习五点经验分享
2013-5-10 20:13 5 2358
MYN系列过电压保护器
2013-5-10 15:42 0 1768
HTB三相组合式过电压保护器
2013-5-10 15:37 0 1531
cadence 16.5 Capture DRC检查规则都设置哪些项
2013-5-9 22:37 3 7599
行业新MEMS元件标准规格
2013-5-9 16:09 0 2014
ccs3.3(28335)如何新建并且配置 attachment
2013-5-9 13:03 2 1659
485通讯乱码问题,求解
2013-5-9 12:21 2 2178
关于FPGA程序下载和外部FLASH
2013-5-9 09:38 6 4194
[请教]:用过Xilinx FPGA的兄弟请进
2013-5-9 09:24 2 4767
使用xilinx FPGA实现USB控制的全套资料 attach_img  ...2
2013-5-9 09:19 22 5947
Allegro16.3约束设置
2013-5-8 23:48 3 3433
ALLEGRO 约束规则设置步骤
2013-5-8 23:45 3 3938
Allegro如何生成光绘文件
2013-5-8 23:36 14 2436
cadence 16.5 Capture DRC检查规则都设置哪些项
2013-5-8 22:23 0 1543
【活动贴】SDRAM的结构、时序与性能的关系 attachment
2013-5-8 15:58 1 1348
请教ISE中iMPACT的问题
2013-5-8 15:17 1 3818
求教ise quartusII有什么区别啊
2013-5-8 15:13 12 12465
ISE使用verilog语言的问题
2013-5-8 15:06 1 2994
ise + modelsim 仿真出问题了。
2013-5-8 15:05 4 6699
PROTEL转ALLEGRO的方法
2013-5-8 00:23 7 4043
德州仪器(TI)实现真正多核创新 agree  ...2
2013-5-7 20:56 35 5475
CD4051出现问题
2013-5-7 16:00 1 2273
超小DVD PCB attachment
2013-5-7 11:43 2 1263
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则