21ic电子技术开发论坛 › VHDL › 相关帖子
VHDL 标签:

VHDL

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
Verilog和VHDL的问题
verilog ，VHDL ，FPGA ，PGA ，vhdl语言
FPGA论坛 wangch_sh 2014-8-24 7 1877 zhulin 2014-9-1 13:43
正弦波信号发生器问题VHDL attach_img
正弦波信号 ，信号发生器 ，VHDL ，AC ，ge
EDA 技术 damoyeren 2014-6-16 1 1800 gaochy1126 2014-6-19 00:24
Verilog程序转为VHDL求帮忙
VHDL ，verilog程序 ，TPU ，Output ，TE
电子技术交流论坛 a13251195 2014-5-29 0 1194 a13251195 2014-5-29 17:59
VHDL和Verilog换行符
HDL ，verilog ，VHDL ，verilo ，hd
EDA 技术 0林心诚0 2014-5-20 6 24240 520123 2014-5-22 18:15
大神们这VHDL的流水灯怎么就不行呢
流水灯 ，VHDL ，ST ，ic ，logic
EDA 技术 simble 2014-4-25 2 1658 gaochy1126 2014-4-29 23:25
在校生的疑问，望得到各位指导，先谢过了
C语言 ，HDL ，VHDL ，单片机 ，硬件
侃单片机论坛 herrible 2014-4-21 32 4515 herrible 2014-7-6 15:22
FPGA开发板推荐
FPGA开发板 ，HDL ，LTE ，VHDL ，vhdl语言
FPGA论坛 zhangmangui 2014-3-15 3 2533 engelbert 2014-6-25 16:46
求哥哥帮帮忙，avlon总线从接口设计，4X4键盘显示
总线 ，键盘 ，接口设计 ，HDL ，VHDL
EDA 技术 835451893 2014-3-3 9 1901 gaochy1126 2014-3-6 00:12
VHDL中“or”和“|”区别
VHDL ，state ，代码 ，信号 ，编译
FPGA论坛 gamefan567 2014-1-16 2 3946 liyusnoopy 2015-11-20 11:47
请教Kintex7上DDR2接口和Spartan6实现的区别
ddr2接口 ，kintex7 ，spartan6 ，VHDL ，时钟
FPGA论坛 gnr_zhao 2013-12-19 3 2354 gnr_zhao 2013-12-20 10:01
VHDL调用verilog奇怪的问题
VHDL ，verilog ，仿真 ，Input ，TPU
FPGA论坛 drentsi 2014-1-8 2 2285 jidushen 2018-5-7 17:21
VHDL转verilogHDL
VerilogHDL ，VHDL ，代码
FPGA论坛 daixi520 2014-1-11 6 1960 zhangrenxin091 2014-5-14 18:08
求助 VHDL的FPGA串口调试程序
FPGA ，VHDL ，串口调试
EDA 技术 tutingrui 2014-1-14 2 1993 gaochy1126 2014-1-15 16:09
求助一段C语言代码，将其变成VHDL/verilog语言
VHDL ，Verilog语言 ，C语言代码 ，FOR ，C代码
FPGA论坛 水畔天蓝 2014-3-15 5 1538 chencsw 2014-3-27 13:29
VHDL能写类似always @posedge(clk) or negedge(clr)的语句吗
edge ，POS ，VHDL ，se ，dc
FPGA论坛 tom0606 2014-4-6 1 3251 ococ 2014-4-6 14:33
求助：Cyclone III 关于I2C的VHDL代码
cyclone ，I2c ，VHDL ，HDL代码 ，FPGA
FPGA论坛 fxch520 2014-4-28 1 1481 lockerliu 2014-4-28 19:27
cyclone II 的开发板 SDRAM VHDL
cyclone ，SDRAM ，VHDL ，开发板 ，CycloneII
FPGA论坛 yzldream 2014-5-6 0 1267 yzldream 2014-5-6 21:37
quartus怎么将生成的PLL倍频功能放进自己的程序中呢？
PLL ，Quartus ，倍频 ，HDL ，VHDL
FPGA论坛 bzy812 2014-5-13 2 2019 ococ 2014-5-15 16:59
跨时钟传输数据，写侧数据是8个8位的，怎么让读16位，每次读2个，4次读完
时钟 ，传输数据 ，HDL ，VHDL ，hd
EDA 技术 西望遥安 2014-8-9 0 1092 西望遥安 2014-8-9 14:59
DSPBUIDER 生成VHDL
VHDL ，ui ，IDE ，DSP ，HDL代码
FPGA论坛 qqqlijie 2014-8-24 2 1584 qqqlijie 2014-8-26 11:46
1 ...3456789101112... 32下一页
在线客服