21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
运行频率和时钟频率的区别 attach_img
时钟频率 ，verilog ，仿真 ，时序 ，verilog程序
FPGA论坛 aikimi7 2012-3-22 6 2160 aikimi7 2012-3-23 10:02
流水线设计 attach_img
时钟 ，verilog ，代码 ，寄存器 ，电路
FPGA论坛 aikimi7 2012-3-22 1 1207 Backkom80 2012-3-22 10:09
新手学习官方文档可行吗？quartus之后还需要学习什么？
Quartus ，软件 ，verilog ，quartusII ，模电
FPGA论坛 mathematical 2012-3-20 5 1954 Backkom80 2012-3-22 10:18
紧急help:这个verilog文件xst check syntax报错 attachment
ST ，ck ，verilog ，HDL ，hd
FPGA论坛 edacsoft 2012-3-15 3 2740 GoldSunMonkey 2012-3-15 19:19
求助：inout端口在test文件里面作为输入怎么用
inout ，端口 ，TEST ，sd ，verilog
FPGA论坛 梦境缠绕 2012-3-14 3 1589 Backkom80 2012-3-15 12:45
请问一下关于distributed memory generator的ip核
Distributed ，generator ，ip核 ，memory ，verilog
FPGA论坛 wwuchang 2012-3-12 6 3043 GoldSunMonkey 2012-3-13 19:42
一套北大verilog课件，不知道坛子里有了没？先放上来。。。 attachment
verilog ，verilo
德州仪器MCU zgsxhzac 2012-3-10 0 1472 zgsxhzac 2012-3-10 22:13
在FPGA/CPLD开讲Verilog HDL语言
verilog ，hdl语言 ，FPGA/CPLD
FPGA论坛 GoldSunMonkey 2012-3-8 13 1824 hihu 2012-3-12 17:17
GSM和大家一起学习Verilog HDL
GSM ，HDL ，verilog ，monkey ，ic
FPGA论坛 GoldSunMonkey 2012-3-8 38 4400 swe21 2012-4-20 17:04
谁能推荐一些优秀的testbench源程序（verilog）？
testbench ，verilog ，源程序 ，测试程序
FPGA论坛 zhushouxi 2012-3-5 24 5191 liedc 2012-4-26 11:42
verilog小数如何表示 attach_img
verilog ，ST ，RS ，Wire ，Input
FPGA论坛 aikimi7 2012-3-1 4 8336 GoldSunMonkey 2012-3-1 15:40
verilog小数如何表示 attach_img
verilog ，ST ，RS ，Wire ，Input
FPGA论坛 aikimi7 2012-3-1 8 5017 Backkom80 2012-3-6 22:54
如何学习FPGA
FPGA ，工程师 ，verilo ，verilog ，软件
ZLG liwsx 2012-2-28 1 1853 www.mjzctea.com 2012-2-28 16:27
verilog菜鸟问题 attach_img
verilog ，verilo ，AC ，数据类型
FPGA论坛 xajun 2012-2-27 2 1605 lining21 2012-2-29 23:08
Quartus II 6.0不能仿真 attachment
Quartus ，仿真 ，verilog ，编写 ，小程序
EDA 技术 SystemNeck 2012-2-23 0 1638 SystemNeck 2012-2-23 17:22
请教各位前辈有关数字IC的一些问题！！
数字IC ，ic ，verilog ，Verilog语言 ，verilo
新手园地 七尺男儿 2012-2-15 3 1458 caiys 2012-2-16 11:38
请教关于Verilog定义的memory的初始赋值问题
memory ，verilog ，verilo ，存储单元
FPGA论坛 ylanxuez 2012-2-13 8 4476 Backkom80 2012-2-18 12:52
怎么对Verilog定义的memory初始赋值
memory ，verilog ，verilo ，存储单元
FPGA论坛 ylanxuez 2012-2-12 6 7679 beck_ck 2012-2-24 12:35
请问各位高手有做过usb2.0 hub 的吗
USB2.0 ，FPGA ，PGA ，verilog ，毕业设计
USB技术专区 huyang1015 2012-2-19 0 2218 huyang1015 2012-2-19 14:11
请教一个verilog的问题
verilog ，ADDR ，DDR ，se ，address
FPGA论坛 c1apton 2012-3-14 21 2826 GoldSunMonkey 2012-3-16 16:58
1 ...333435363738394041... 57下一页