21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog 设计练习阶段 attachment
verilog ，时序 ，电路 ，逻辑电路 ，时序逻辑电路
FPGA论坛 tee. 2012-6-1 19 3138 bitshiyan 2013-2-1 10:45
求32位/16位除法器verilog程序
verilog ，除法器 ，verilog程序 ，verilo
FPGA论坛 adoiny2010 2012-5-25 13 11768 GoldSunMonkey 2012-6-5 21:43
求教
os ，MOS ，TE ，CAN ，verilog
EDA 技术 caoqing1314 2012-5-20 1 3098 GoldSunMonkey 2012-5-20 23:53
北大verilog课件!内部资料 attachment
verilog ，verilo ，AC
FPGA论坛 lirfv 2012-4-25 12 2847 brace1108 2012-5-4 23:10
一个verilog的问题：用户自定义原语(UDP)是不是无法综合？
udp ，verilog ，verilo
FPGA论坛 lonelyking1716 2012-3-26 1 2759 GoldSunMonkey 2012-3-26 21:02
请教兄弟们一个verilog的程序问题
verilog ，CPLD ，PLD ，时序 ，阻塞
FPGA论坛 skiry 2012-3-27 7 2377 skiry 2012-3-28 08:27
为什么要学verilog
verilog ，verilo ，HDL ，VHDL ，hd
EDA 技术 海川先生 2012-4-1 11 3173 热血的人 2012-5-26 10:42
请问FPGA，DSP，Verilog，matlab之间是什么关系？
DSP ，FPGA ，matlab ，verilog
FPGA论坛 jbbppa 2012-4-9 5 4436 GoldSunMonkey 2012-4-12 10:52
Verilog中参数型常量问题
verilog ，乘法器 ，meter ，parameter ，RAM
FPGA论坛 aikimi7 2012-4-12 7 3780 liedc 2012-4-24 10:22
verilog 赋初值的问题
verilog ，TPU ，Output ，ge ，Input
新手园地 就是一枪 2012-4-16 1 3289 zuxingshui 2012-4-17 23:22
请教：verilog实现的UART模块中波特率的时钟分频问题……
UART ，verilog ，时钟分频 ，ps ，FPGA
FPGA论坛 yuxiang2008 2012-4-18 9 6165 hawksabre 2012-12-27 18:28
跟着我从零开始入门FPGA（一周入门XXOO系列） attach_img
FPGA ，阻塞 ，verilo ，verilog ，逻辑设计
EDA 技术 McuPlayer 2012-5-13 158 25262 wanghui9010 2012-7-26 15:40
verilog的一个问题
verilog ，ge ，edge ，ST ，os
FPGA论坛 dobypig 2012-5-15 6 2261 可木 2012-5-18 00:02
用verilog HDL设计电子时钟
HDL ，verilog ，电子时钟 ，VerilogHDL ，模块化
新手园地 蒙meng 2012-5-15 9 2681 wukunshan 2012-5-27 20:56
Verilog读取文本文件的问题
verilog ，ge ，ni ，TI ，se
FPGA论坛 swe21 2012-5-16 8 9576 swe21 2012-5-30 10:20
HDB3 verilog
verilog ，verilo ，hd ，编码 ，HDB3码
FPGA论坛 resky1990 2012-5-24 0 2085 resky1990 2012-5-24 10:48
Verilog HDL程序设计与实践 attachment
HDL ，verilog ，verilo ，hd ，AC
FPGA论坛 梅花望青竹 2012-5-24 3 1881 abcsmile 2012-5-28 10:31
菜鸟求大虾们指导
FPGA ，PGA ，verilog ，verilo
FPGA论坛 slzephyr 2012-6-7 5 2090 GoldSunMonkey 2012-6-8 17:24
verilog四位计数器求解
计数器 ，verilog ，se ，TE ，hz
FPGA论坛 wdliming 2012-6-7 6 3856 GoldSunMonkey 2012-6-18 11:56
求：浮点数绝对值运算模块的verilog设计代码
verilog ，代码 ，verilo ，精度
EDA 技术 xiaomamei 2012-6-14 6 3603 GoldSunMonkey 2012-6-23 22:33
1 ...333435363738394041... 58下一页
在线客服