今日: 5|主题: 14232|帖子: 104438 收藏 (180)
[FPGA] 初识Zynq UltraScale+ MPSoC
2019-1-1 21:06 1 1623
petalinux启动后,不能联网的一个解决方案 attach_img
2018-12-31 23:56 1 2696
[FPGA] 关于使用XILINX S6 实现DISPLAYPORT RX
2018-12-28 13:59 0 1408
[CPLD] 5M240ZT100
2018-12-27 16:07 1 1173
[FPGA] 基于fpga的信号发生器和DA转换 attachment
2018-12-25 16:45 2 1322
新手,学习FPGA驱动LCD屏是遇到难题,求帮助 attachment
2018-12-25 15:54 9 3017
[FPGA] JATG下载jic文件到altera FPGA总是在80%报错,device ID不一致
2018-12-24 15:32 3 1668
[FPGA] 求教一个关于模块调用参数的问题,谢谢 attach_img
2018-12-24 13:35 1 1058
[FPGA] PCIE的书籍《pci express system architecture》 attachment
2018-12-24 13:13 1 3858
[Quartus] quartus ii hdl语言运行时出现问题 求解答 新人帖
2018-12-23 10:28 0 930
[FPGA] microblaze的中断问题 新人帖
2018-12-22 17:43 1 1963
[FPGA] 求一个放大滤波电路 新人帖
2018-12-21 18:53 3 928
[FPGA] FPGA架构和应用基础知识
2018-12-21 16:49 0 841
[FPGA] 关于cyclone MSEL引脚电压的问题
2018-12-19 13:46 3 1713
[FPGA] 基于Intel(Altera)MAX10系列FPGA的设计案例描述 新人帖 attach_img
2018-12-18 14:04 5 2584
有熟悉ACTEL MicroSemi FPGA的PCIE开发的朋友吗?
2018-12-15 17:18 1 1035
谁手头有SmartFusion2 SoC开发板
2018-12-15 17:16 1 1414
[FPGA] 请问哪位大神能提供个xlinx Atrix 7读写EMMC芯片的IP核啊?花钱购买也行,谢谢 新人帖
2018-12-14 21:40 15 1943
[FPGA] FPGA架构和应用基础知识
2018-12-14 16:58 0 718
[Quartus] 采用FPGA实现音频模数转换器
2018-12-11 22:24 5 2310
[verilog] 新手求助,8位二进制累加器 attach_img
2018-12-11 18:43 0 1055
Clifford E. Cummings经典论文合集(3) attach_img  ...2
2018-12-10 21:14 32 5971
verilog用$fopen打不开txt文件
2018-12-9 20:46 0 1612
[FPGA] FMC150
2018-12-9 00:12 5 1219
[FPGA] FPGA资料大全
2018-12-8 00:27 5 1419
[FPGA] chipcsope 采集数据导入matlab 采样时钟选择
2018-12-7 13:30 2 909
[FPGA] ise14.7支持SystemVerilog吗?
2018-12-7 10:00 8 3162
[FPGA] 数字时钟-明德扬至简设计与应用FPGA
2018-12-5 16:55 0 800
求份ZYNQ-7000学习资料
2018-12-4 22:48 3 1319
FPGA芯片方案评估
2018-12-4 22:13 5 2410
[CPLD] 有没有5V供电及输入/输出的CPLD?
2018-12-4 22:04 6 2580
[FPGA] VGA显示圆-至简设计与应用FPGA
2018-12-3 10:36 0 987
采用FPGA实现音频模数转换器 agree
2018-12-3 10:35 16 2576
[FPGA] altera FPGA内部VREFB Group引出脚是直接短路的吗
2018-12-1 18:12 2 1896
EPM570F256C5N 能否和EPM1270F256C5N 引脚兼容?
2018-11-30 21:12 1 1049
[FPGA] 【小杨哥FPGA学习教程】 attachment  ...23
2018-11-29 15:32 46 6157
[FPGA] 保持时间与建立时间 attach_img
2018-11-29 08:24 1 1152
[verilog] DDR3功能仿真初始化失败
2018-11-28 15:09 4 4046
[FPGA] quartusii和modelsim联合仿真时,出现如下故障怎么办????... attach_img
2018-11-28 10:20 3 5417
[FPGA] VGA显示图片-明德扬至简设计与应用FPGA
2018-11-27 11:08 0 1235
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则