FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 5|主题: 14232|帖子: 104438 收藏 (180)

1 ... 59 60 61 626364 65 66 67 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] xilinx microblaze 移植linux ...2 3 4 MICROBLAZE XILINX daicheng0 2019-6-11 10:50 65 13402
[FPGA] 求助大家帮忙看一下为什么没有输出波形输出波形 DDS 代码 iamkunkun 2019-6-6 09:37 2 1012
[verilog] 谁能帮忙设计基于K7 fpga的 FPGA 开发板 FPGA PGA 开发板 ipex 2019-6-5 10:41 7 1727
[FPGA] 特权同学海量fpga资料分享 FPGA FPGA开发开发套件 rousong1989 2019-6-4 15:09 5 3421 2
[FPGA] CORDIC FPGA ip核 lanzhi112 2019-6-4 14:17 3 1273
[FPGA] 求助：vivado下用ILA调试PL端逻辑问题调试 Vivado se swiss 2019-6-2 15:34 8 16579 1
[FPGA] 安森美Python1300/5000/25K系列CMOS传感器应用传感器应用 CMOS传感器安森美 haoxingheng 2019-6-2 11:34 0 1893
[verilog] 大神们，请问有关于超声全聚焦算法的Verilog的程序吗？我想参考一下。 verilog 超声 FPGA qqqpppzzz 2019-5-30 09:48 0 778
[FPGA] 交通信号灯交通信号灯 TI LED w998101 2019-5-29 22:48 3 1099
[FPGA] 请问一下fpga能不能识别32位命令？ FPGA 51单片机 yym86202 2019-5-29 22:47 7 1115
ARM会终止与华为的合作吗？华为 ARM RISC 奔跑Robin 2019-5-28 10:56 4 9462
[VHDL] 求帮忙看一下这个原理图写的vhdl为什么不一样原理图 VHDL ST 洛杉矶been 2019-5-26 21:19 7 1220
[FPGA] 电平转换电平转换 GPIO 控制 Power0088 2019-5-25 19:58 4 1081
[modelsim] modelsim为什么赋值前后变量的值不一样？（已解决） modelsim Phase se Basic713 2019-5-25 09:48 7 1222
[VHDL] 帮帮我看看哪里出问题了。达不到预期效果，我是个新手 ic ST xiaoxiao4816 2019-5-23 10:17 3 1029
[VHDL] 基于FPGA的数据采集系统设计数据采集系统系统设计 FPGA gaochy1126 2019-5-23 08:35 13 3197
[FPGA] Vivado HLS无法创建工程 Vivado testbench TEST azzzztec 2019-5-17 17:16 3 1944
[FPGA] 使用PCB板子上的LDO给FPGA供电，FPGA地接模拟地还是数字地 FPGA LDO pcb板 zaryleik 2019-5-15 22:29 1 866
[FPGA] rapidio-altera 怎么实现初始化启动过程？ altera 启动过程 RapidIO happyhappy1 2019-5-15 22:21 1 863
[FPGA] rapidio初始化没有成功 RapidIO ge des yshqin 2019-5-15 13:14 4 1926 1
[verilog] Verilog-DS18B20-串口输出温度值串口输出温度 verilog 湖南飞哥 2019-5-15 10:46 1 2432
[FPGA] xc7a35 无法从qspiflash 启动 flash 小庄2 2019-5-14 20:22 10 1566 1
[Quartus] 官网的器件怎么不支持Cyclone II系列的了 cyclone 器件开发板 ar_m_cu 2019-5-14 14:10 8 13622
xilinx的CPLD停产了？ PLD XILINX bear1 2019-5-14 11:27 3 2017
[FPGA] Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第三篇]写一篇简... MPSoC XILINX UltraScale haoxingheng 2019-5-13 23:01 1 1639
[Quartus] Quartus 18.1 timing constraint，set_multicycle_path使用問題 Timing Constraint weijujan 2019-5-13 18:23 0 910
[Quartus] 怎样用原理图设计一个8位计数器？原理图计数器 ip核奇异熊 2019-5-12 23:37 2 1496
[modelsim] GTX收发数据仿真的问题仿真 XDATA AI dhjwahaha 2019-5-12 12:12 16 4612
中文翻译的Clifford E. Cummings经典的异步fifo设计 FIFO FOR 异步钻研的鱼 2019-5-11 17:56 19 5766
[verilog] 设计一个基于数据帧的异步fifo存储器 FIFO 存储器异步猪脚猪脚 2019-5-11 15:43 0 725
[FPGA] FPGA访问同步SRAM与异步SRAM有什么区别吗？ FPGA 异步 lzzno1 2019-5-10 16:14 3 4695
[FPGA] 高速adc接口问题 ADC 接口高速AD asmer2010 2019-5-9 22:16 2 1062
[FPGA] Xilinx 方案是否有必要单独使用一个加密芯片？ XILINX 加密加密芯片 Globalizex 2019-5-9 22:06 2 1073
cyclone 4的lvds bank可以接3.3v吗 cyclone AN LVDS LIU_XF 2019-5-9 20:01 5 2709
有ALTERA RapidIO经验的高手请进 altera RapidIO AI pianran 2019-5-9 19:01 10 4439
[FPGA] 有什么办法可以完全*quartus II 13.0版本的方法 ce ICE xiaoxiao4816 2019-5-9 18:48* 0 803
[FPGA] Xilinx XC6SLX16芯片内部是否有flash rom flash ROM XILINX nahlj 2019-5-7 17:07 9 2657
[FPGA] 编译工程文件的时候总是提示“N/A until Partition Merge”的问题编译 TI IO xiaoxiao4816 2019-5-7 08:24 0 2764
[FPGA] 利用分立逻辑元件实现电梯控制系统（电梯状态装换）元件电梯控制系统数码管 JJQCY0207 2019-5-4 21:16 1 989
[FPGA] 求助芯片MC68336烧录芯片烧录读写 wangjlcs 2019-5-2 15:03 0 410