【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 1|主题: 7644|帖子: 42663 收藏 (42)
 
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2024-11-27 09:23 213 179021
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2024-11-27 09:18 157 162333
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2024-11-27 09:18 206 168385
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 99203
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 41207
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 97904
allegro灌铜怎么删除 attach_img New
2024-12-22 14:06 0 42
51单片机不使用定时器测量超声波
2024-12-18 11:55 1 3896
求个课程设计,51单片机的电子琴
2024-12-3 10:46 2 5691
[PADS] RK3168平板电脑原理图+pcb 新人帖  ...2345
2024-12-3 10:46 93 52271
[Verilog HDL] verilog哪本书比较好
2024-12-3 10:43 1 1259
AD8032的滤波算法
2024-11-30 21:51 1 4612
myoware传感器测试指导
2024-11-30 21:42 1 5141
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 1365
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 1279
[Verilog HDL] vhdl和verilog哪个好?
2024-11-30 21:35 0 1209
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 1255
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 1267
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 1323
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 1206
[Verilog HDL] 赋值运算符‘<=‘和‘=‘
2024-11-30 21:31 0 1255
[Verilog HDL] 非阻塞赋值
2024-11-30 21:30 0 1201
求ESP32通过mqtt和android进行图片传输代码
2024-11-30 21:29 4 3046
来求一个ep4ce6的定制板的PCB和原理图
2024-11-30 21:22 1 3894
stm32血压计的设计
2024-11-30 21:21 3 3109
课题指导-搭建HT的环境测试
2024-11-30 21:13 1 3133
[cadence] 小哥Cadence Allegro72讲速成视频完整版,Cadence Allegro16.6教程 attach_img
2024-11-30 12:51 9 22616
[cadence] Cadence使用入门 attach_img
2024-11-30 08:49 9 3614
[protel] Verilog中的时间尺度与延迟
2024-11-30 08:48 1 2036
[protel] AltiumDesigner全版本安装包整理分享 转
2024-11-28 08:52 27 13424
[CPLD] Verilog语言与C语言的本质区别
2024-11-28 08:48 1 1912
[protel] 多图纸设计
2024-11-27 09:27 27 11747
[protel] 09-《Protel99SE电路设计与仿真》  ...23
2024-11-27 09:25 43 14969
[protel] 塔革特官方教学直播第二期:原理图的绘制 attach_img
2024-11-21 14:55 0 1722
[protel] 塔革特官方教学第一期:元器件及其库相关操作 attach_img
2024-11-8 11:29 0 2299
[FPGA] 寻找项目合作伙伴或者合伙人
2024-11-6 16:45 1 2319
[protel] 如何使用TARGET3001!创建异形焊盘的封装 attach_img
2024-10-17 10:48 0 3056
立创圆形拼板实例,如何用拼板功能制作
2024-9-29 20:33 2 6826
verilog并行语句有哪些
2024-9-29 10:04 1 8514
[Verilog HDL] 跨时钟域传输
2024-9-28 16:20 0 3653
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则