今日: 1|主题: 14265|帖子: 104563 收藏 (180)
双端口RAM
2012-8-5 17:54 3 2049
基于FPGA和DSP的高速雷达信号分析、成像信号实时处理板系统
2012-8-5 17:53 5 2332
FPGA/ASIC设计工作者的未来方向
2012-8-4 23:57 0 2178
单纠错和双检错(中文版) attachment
2012-8-4 18:43 4 2611
【请教】PHY的通信故障 attach_img
2012-8-4 18:40 12 4217
大幅降低串行数字接口成本与功耗
2012-8-4 18:37 7 2724
Xilinx FPGA设计进阶(提高篇).zip attachment  ...23
2012-8-4 18:37 45 6598
ip core 中dds 怎么用?
2012-8-4 18:32 13 3480
那位的公司有些小活,要找帮手的说声!
2012-8-4 17:17 1 1320
请问购买了带硬核FPGA芯片仍需要购买IP使用许可吗?
2012-8-4 17:17 1 2201
达拉斯芯片的**?
2012-8-4 17:16 6 3587
[modelsim] Xilinx AccelDSP与System Generator的简单应用
2012-8-4 17:11 8 2560
同步写异步读
2012-8-4 10:57 10 2578
[CPLD] 在不用ISE软件的条件下,如何使用IMPACT软件烧写Prom  ...2
2012-8-3 23:23 30 9316
求教:cpld是否有专门接无源晶振的管脚?
2012-8-3 16:53 4 4926
大话FPGA喽 attachment
2012-8-3 16:16 18 2950
呃 安装了一个ISE13.1 问题来了(发牢骚) attachment  ...23
2012-8-3 07:47 50 6628
[CPLD] FPGA重复配置和测试的实现
2012-8-2 18:47 8 2220
基于FPGA+ARM的高速计算机屏幕信息记录系统
2012-8-2 18:47 5 1923
请教:ddr2内存的dqs信号 attachment
2012-8-2 18:47 15 6631
提高设计性能的 HDL 编码实践 attachment
2012-8-2 18:46 10 2151
FPGA设计中的边沿检测问题 attach_img
2012-8-2 18:43 4 2114
FPGA逻辑设计实验 attachment
2012-8-2 18:42 12 2381
[CPLD] Xilinx FPGA 内部结构深入分析 attachment
2012-8-2 18:42 4 2854
[Quartus] XILINX VIRTEX-5 FPGA 动态配置
2012-8-2 18:38 2 1807
版主看过来:A家资源和X家资源对应关系? attach_img
2012-8-2 16:49 9 2270
[CPLD] 程师分析实例,带你走近Xilinx FPGA设计  ...2
2012-8-2 16:03 20 4453
Xilinx_FPGA的时序分析指南英文 attachment
2012-8-2 15:57 6 2071
[CPLD] 基于ASIC+FPGA的IPv6路由器PoS接口设计
2012-8-2 13:30 12 3105
编辑掉
2012-8-2 10:23 1 1714
FPGA你必须知道的那些事儿 (转)  ...23
2012-8-2 09:52 41 6834
PLD/FPGA新手入门应该知道的知识
2012-8-2 09:45 6 2502
利用PCI局部总线实现BIade Server的数据交换
2012-8-1 23:50 10 1937
请教:关于verilog语法问题
2012-8-1 22:57 1 1926
[CPLD] FPGA设计中毛刺信号解析
2012-8-1 13:09 9 1956
modelsim仿真时st1和1有什么区别
2012-8-1 12:17 2 9126
verylog中的parameter使用
2012-8-1 11:28 0 1967
猴哥:sp6的封装和价格?
2012-8-1 11:27 3 2028
想自己做一个cable仿真器  ...2
2012-8-1 11:22 21 3705
求推荐一个FPGA型号
2012-7-31 17:31 12 3013
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则