今日: 1|主题: 14265|帖子: 104563 收藏 (180)
求spartan6的中文资料
2012-7-31 14:11 4 2112
我其实就是要一个硬件工程师来做FPGA开发,却。。。。
2012-7-31 08:53 19 5169
spartan6下周配置电路方式请教
2012-7-30 20:57 1 2194
Xilinx 申请开发板 猴哥
2012-7-30 17:13 2 2701
新手求教Serdes的Deterministic Latency模式 pattern信号与0xBC对不齐
2012-7-30 17:07 0 1636
QuartusII12.0自带的ModelSim不能用啊!! attach_img
2012-7-30 16:51 1 1756
FLEX10K配置问题 attach_img
2012-7-30 15:27 0 2317
赛灵思推出业界领先的 PCI 3.0硬模块和1866 Mb/s DDR3 解决方案
2012-7-30 14:33 5 2314
FPGA与CPLD
2012-7-30 10:28 11 3331
[matlab] 求助在ISE13.1开发环境中添加Embedded processor失败
2012-7-30 10:05 3 4892
求购一块FPGA学习板,
2012-7-29 18:38 5 2166
想学习FPGA,请推荐学习思路
2012-7-29 15:25 14 3054
PCI-E 布线lan之间发生交叉如何解决?
2012-7-29 15:23 5 5264
[CPLD] Xilinx FPGA的常用配置方式 agree
2012-7-29 15:18 4 3278
求购usb下载线
2012-7-29 15:16 3 1842
求推荐一些好的FPGA书籍
2012-7-28 15:31 7 3277
[CPLD] 求教FIFO问题
2012-7-28 12:28 3 2107
FPGA设计中使用了较多的assign语句
2012-7-28 09:57 2 1978
磁珠
2012-7-27 22:19 4 2631
GSM给您讲讲7系列芯片的温度等级的情况 digest agree
2012-7-27 22:16 12 3601
求助FPGA控制步进电机的
2012-7-27 21:19 8 2684
[VHDL] 基于Virtex-5 FPGA的高速串行传输系统的设计与实现
2012-7-27 16:31 17 2801
[CPLD] Xilinx FPGA的Fast Startup
2012-7-27 14:52 13 2770
[CPLD] 基于FPGA+ARM的高速计算机屏幕信息记录系统
2012-7-27 12:31 5 1758
求助:ISE13.1用spartn6生成DDR2控制器
2012-7-27 11:58 5 3006
有关实现的问题
2012-7-27 10:17 2 1755
求助:FPGA能配置为其提供时钟的芯片么?
2012-7-27 08:48 7 3243
[CPLD] 基于SD卡的Virtex FPGA 配置方案
2012-7-27 07:51 9 2204
XILINX 7系列多出来一个温度等级
2012-7-26 21:58 3 2388
7系列温度等级是怎么回事?
2012-7-26 21:44 3 1395
ISE 13.3 综合的问题
2012-7-26 21:31 15 4796
modelsim添加不了unisims库 attach_img
2012-7-26 21:29 13 2922
[VHDL] 关于Virtex-6系列各个Bank的VREF、VRP、VRN引脚
2012-7-26 19:41 4 2955
ISE11版本中基于的SRL16分布式RAM的调用方法
2012-7-26 19:37 8 2400
FPGA助力高端存储器接口设计
2012-7-26 19:36 8 2040
求助:EDK13.2下PLL输出时钟问题
2012-7-26 19:29 5 2384
[CPLD] 用ISE System Generator与Matlab联合开发FPGA
2012-7-26 19:28 4 2430
[CPLD] Virtex-6 FPGA 相关积累
2012-7-26 19:16 0 1776
[CPLD] 基于FPGA的AMLCD控制器的设计
2012-7-26 17:25 2 1761
[Quartus] 基于FPGA的QPSK信号源的设计与实现
2012-7-26 16:54 3 1569
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则