FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14265|帖子: 104563 收藏 (180)

1 ... 251 252 253 254255256 257 258 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


XILINX chipscope inserter使用的时候有问题 13.2 ChipScope XILINX TE wmsk 2012-7-19 21:01 2 1496
简单计数时序求助时序 hz 信号 shangliyongzhe 2012-7-19 19:10 5 1812
[Quartus] Virtex-6 HXT FPGA ML630：光传输网络评估方案 FPGA 光传输网络 virtex-6 梅花望青竹 2012-7-19 18:34 2 2232
[CPLD] XC3S400AN：数字ADC音频评估方案 ADC 音频 AN 梅花望青竹 2012-7-19 18:32 1 1919
Xilinx_FPGA用户手册 FPGA PGA XILINX 益友电子 2012-7-19 13:34 7 2102
FPGA培训 FPGA PGA AC 梅花望青竹 2012-7-19 13:33 12 2418
猴哥什么是结绳法啊～ ...2 3 4 星星之火红 2012-7-19 11:09 78 21536
Xilinx首批 Artix-7 FPGA正式出货 XILINX Artix-7 FPGA SuperX-man 2012-7-19 11:04 2 2212
这种波形的噪声怎么回事噪声编码笑溜溜+ 2012-7-18 23:17 17 2861
[CPLD] 基于FPGA和PCI的高精度测速板卡的设计与实现 FPGA PCI 板卡 gaochy1126 2012-7-18 20:53 6 2046
求助IP核生成的fifo控制问题.. FIFO ip核控制 mxjtracy 2012-7-18 20:29 6 3007
[Quartus] 利用以太网硬件在环路实现高带宽DSP仿真方案高带宽以太网梅花望青竹 2012-7-18 19:12 1 2195
征战友，最近在准备28nm FPGA的大赛，有没有大神支持一把！ ...2 FPGA 大赛 ARM baicicib 2012-7-18 17:04 30 4807
下面的电路，testbench如何写 testbench 电路 LED 小鱼儿1045 2012-7-18 15:33 16 3083
求助fifo ip核的问题 FIFO ip核信号 mxjtracy 2012-7-18 15:14 14 4063
[VHDL] virtex5 并行FLASH配置 flash virtex IMPACT sihai90 2012-7-18 14:43 4 2258
[CPLD] 请问，为什么fifo的写入会出问题？ FIFO gaochy1126 2012-7-18 14:37 7 2804
用verilog来模拟eeprom的读写功能 EEPROM verilog 模拟 yuhaijian112 2012-7-17 23:54 2 2441
[CPLD] 有谁用过XILINX FIFO IP核啊！ ...2 FIFO ip核 XILINX seavend0603 2012-7-17 21:57 20 10454
异步FIFO结构及FPGA设计 FPGA设计 fifo结构 joker319 2012-7-17 21:39 4 2128
[CPLD] FPGA集成数据缓冲器与分离FIFO或多端口存储器的比较存储器缓冲器集成 gaochy1126 2012-7-17 19:23 2 2034
[CPLD] 如何用FPGA实现嵌入式系统 FPGA实现嵌入式系统处理器 gaochy1126 2012-7-17 19:17 5 1875
Virtex-7 PCI Express Gen3演示视频 Express Gen PCI SuperX-man 2012-7-17 18:55 2 2088
[CPLD] FIFO FIFO 读写时钟梅花望青竹 2012-7-17 18:53 10 3213
[Quartus] 基于FPGA的存储测试系统的设计测试系统 FPGA 信号 gaochy1126 2012-7-17 18:49 1 1741
[CPLD] 使用Xilinx的Spartan-6 FPGA作DDR芯片测试 XILINX Spartan-6 FPGA gaochy1126 2012-7-17 18:47 0 2138
时序模块之always语句时序 ge edge wzt19910506 2012-7-17 17:20 15 7533
复位诀窍：考虑局部而非全局全局复位局部捡漏王子 2012-7-17 15:42 17 3212
有没有从orcad原理图自动提取UCF文件的软件？ OrCAD 原理图软件 cobraking 2012-7-17 13:13 10 3974
LATTICE公司的ISP应用软件哪里有下载啊应用软件 ISP lattice zdtdl 2012-7-17 10:00 8 3893
数据匹配问题 AD cuianbin 2012-7-17 09:13 3 1852
【求助】这个程序怎么改？？ ge ST edge 夏沫沫1112 2012-7-16 22:31 6 2139
请问fpga设计的串口一定时间后输出全是0的原因 FPGA设计串口 gaochy1126 2012-7-16 21:01 9 2524
用verilog来模拟eeprom的读写功能 EEPROM verilog 模拟 yuhaijian112 2012-7-16 15:43 0 2066
约束问题 TI Timing ST 403464238 2012-7-16 15:25 4 2306
spartan6的serial rapidIO 的IP有人用过米有？ ip RapidIO Serial lelee007 2012-7-16 13:39 8 3959
[verilog] 什么时间能买到ZYNQ的IC? zynq ic 开发板 and 2012-7-16 13:22 19 3319
用FPGA做采样率为10MSPS的板子，两层板可以搞定吗？ FPGA PGA ps cuianbin 2012-7-15 17:36 6 2026
[Quartus] Spartan-6 LX9 MicroBoard上的 Atmel AT90USB162 ATMEL USB Micro cen00 2012-7-15 17:33 7 2614
如何用verilog语言实现localbus总线时序总线时序 baisen 2012-7-15 17:33 2 5681