FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14355|帖子: 104807

1 ... 253 254 255 256257258 259 260 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


用FPGA去编写I2C时序时需要特别注意的地方 FPGA 编写时序 jiang390625 2012-7-22 17:21 8 3411
[CPLD] 使用低成本FPGA硬件和IP方案加速显示器设计面市进程硬件 ip 进程 gaochy1126 2012-7-22 12:28 1 1756
XA9536XL需要外部存储器吗？外部存储器 PLD ROM nongfuxu 2012-7-21 22:27 4 2786
CPLD-FPGA设计实例手册 FPGA设计 CPLD-FPGA AC 梅花望青竹 2012-7-21 22:24 9 2217
[Quartus] Stellamar Xilinx XC3S400AN数字ADC音频评估方案 AN ST TE gaochy1126 2012-7-21 21:01 3 2182
[verilog] Kintex－7 FPGA：KC705评估开发方案 kc705 FPGA TE gaochy1126 2012-7-20 18:19 3 4021
FPGA控制单元谈谈 FPGA 控制单元时钟 gdylbxnxs 2012-7-20 16:18 0 2018
[CPLD] 一种基于Spartan3E的DDS优化设计 DDS spartan3e 相位梅花望青竹 2012-7-20 14:42 7 2149
需要一个类似数字光端机的信号传输方案信号传输数字光端机以太网 nicam 2012-7-20 10:45 0 2018
如何卸载软件？ ...2 软件控制控制面板水畔天蓝 2012-7-20 10:08 23 5854
[matlab] ISE12.3 PlanAhead运行不了 PlanAhead se ST Vernon_House 2012-7-20 09:40 3 2646
ISE从12.4升级到13.4下载失败 se xuehua230 2012-7-19 21:08 4 2018
XILINX chipscope inserter使用的时候有问题 13.2 ChipScope XILINX TE wmsk 2012-7-19 21:01 2 1548
简单计数时序求助时序 hz 信号 shangliyongzhe 2012-7-19 19:10 5 1964
[Quartus] Virtex-6 HXT FPGA ML630：光传输网络评估方案 FPGA 光传输网络 virtex-6 梅花望青竹 2012-7-19 18:34 2 2357
[CPLD] XC3S400AN：数字ADC音频评估方案 ADC 音频 AN 梅花望青竹 2012-7-19 18:32 1 2041
Xilinx_FPGA用户手册 FPGA PGA XILINX 益友电子 2012-7-19 13:34 7 2245
FPGA培训 FPGA PGA AC 梅花望青竹 2012-7-19 13:33 12 2619
猴哥什么是结绳法啊～ ...2 3 4 星星之火红 2012-7-19 11:09 78 22223
Xilinx首批 Artix-7 FPGA正式出货 XILINX Artix-7 FPGA SuperX-man 2012-7-19 11:04 2 2312
这种波形的噪声怎么回事噪声编码笑溜溜+ 2012-7-18 23:17 17 3027
[CPLD] 基于FPGA和PCI的高精度测速板卡的设计与实现 FPGA PCI 板卡 gaochy1126 2012-7-18 20:53 6 2297
求助IP核生成的fifo控制问题.. FIFO ip核控制 mxjtracy 2012-7-18 20:29 6 3170
[Quartus] 利用以太网硬件在环路实现高带宽DSP仿真方案高带宽以太网梅花望青竹 2012-7-18 19:12 1 2321
征战友，最近在准备28nm FPGA的大赛，有没有大神支持一把！ ...2 FPGA 大赛 ARM baicicib 2012-7-18 17:04 30 5102
下面的电路，testbench如何写 testbench 电路 LED 小鱼儿1045 2012-7-18 15:33 16 3361
求助fifo ip核的问题 FIFO ip核信号 mxjtracy 2012-7-18 15:14 14 4270
[VHDL] virtex5 并行FLASH配置 flash virtex IMPACT sihai90 2012-7-18 14:43 4 2384
[CPLD] 请问，为什么fifo的写入会出问题？ FIFO gaochy1126 2012-7-18 14:37 7 2960
用verilog来模拟eeprom的读写功能 EEPROM verilog 模拟 yuhaijian112 2012-7-17 23:54 2 2504
[CPLD] 有谁用过XILINX FIFO IP核啊！ ...2 FIFO ip核 XILINX seavend0603 2012-7-17 21:57 20 10715
异步FIFO结构及FPGA设计 FPGA设计 fifo结构 joker319 2012-7-17 21:39 4 2254
[CPLD] FPGA集成数据缓冲器与分离FIFO或多端口存储器的比较存储器缓冲器集成 gaochy1126 2012-7-17 19:23 2 2153
[CPLD] 如何用FPGA实现嵌入式系统 FPGA实现嵌入式系统处理器 gaochy1126 2012-7-17 19:17 5 1987
Virtex-7 PCI Express Gen3演示视频 Express Gen PCI SuperX-man 2012-7-17 18:55 2 2237
[CPLD] FIFO FIFO 读写时钟梅花望青竹 2012-7-17 18:53 10 3396
[Quartus] 基于FPGA的存储测试系统的设计测试系统 FPGA 信号 gaochy1126 2012-7-17 18:49 1 1880
[CPLD] 使用Xilinx的Spartan-6 FPGA作DDR芯片测试 XILINX Spartan-6 FPGA gaochy1126 2012-7-17 18:47 0 2280
时序模块之always语句时序 ge edge wzt19910506 2012-7-17 17:20 15 7726
复位诀窍：考虑局部而非全局全局复位局部捡漏王子 2012-7-17 15:42 17 3474