FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14377|帖子: 104893

1 ... 252 253 254 255256257 258 259 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


FLEX10K配置问题 Flex JTAG prayerwind 2012-7-30 15:27 0 2422
赛灵思推出业界领先的 PCI 3.0硬模块和1866 Mb/s DDR3 解决方案 mb 赛灵思 DDR3 SuperX-man 2012-7-30 14:33 5 2456
FPGA与CPLD FPGA PGA myship04 2012-7-30 10:28 11 3556
[matlab] 求助在ISE13.1开发环境中添加Embedded processor失败 se Processor Embedded yimulei 2012-7-30 10:05 3 5041
求购一块FPGA学习板， FPGA LED led灯 hwwss 2012-7-29 18:38 5 2295
想学习FPGA，请推荐学习思路 FPGA C语言 ic 庄庄 2012-7-29 15:25 14 3298
PCI-E 布线lan之间发生交叉如何解决？ pci-e 布线 LAN ysdx 2012-7-29 15:23 5 5423
[CPLD] Xilinx FPGA的常用配置方式 FPGA XILINX ROM 梅花望青竹 2012-7-29 15:18 4 3468
求购usb下载线 USB USB下载赛灵思 lingyinglong 2012-7-29 15:16 3 1913
求推荐一些好的FPGA书籍 FPGA PGA miaoxinjxw 2012-7-28 15:31 7 3537
[CPLD] 求教FIFO问题 FIFO ip 时钟 youhun3058957 2012-7-28 12:28 3 2260
FPGA设计中使用了较多的assign语句 FPGA FPGA设计 PGA adoiny2010 2012-7-28 09:57 2 2052
磁珠磁珠电路电阻心愿wish 2012-7-27 22:19 4 2925
GSM给您讲讲7系列芯片的温度等级的情况 GSM 温度 GoldSunMonkey 2012-7-27 22:16 12 3775
求助FPGA控制步进电机的 FPGA 控制步进电机信号 guwoxin 2012-7-27 21:19 8 2837
[VHDL] 基于Virtex-5 FPGA的高速串行传输系统的设计与实现传输系统串行传输 Virtex-5 梅花望青竹 2012-7-27 16:31 17 3103
[CPLD] Xilinx FPGA的Fast Startup startup XILINX FAST gaochy1126 2012-7-27 14:52 13 3101
[CPLD] 基于FPGA+ARM的高速计算机屏幕信息记录系统 ARM FPGA 计算机 gygp 2012-7-27 12:31 5 1905
求助：ISE13.1用spartn6生成DDR2控制器 DDR2控制器 se spartan 水畔天蓝 2012-7-27 11:58 5 3224
有关实现的问题 LEM implement 403464238 2012-7-27 10:17 2 1836
求助：FPGA能配置为其提供时钟的芯片么？ FPGA 芯片时钟 xiaoxiaofeifan 2012-7-27 08:48 7 3418
[CPLD] 基于SD卡的Virtex FPGA 配置方案 virtex SD卡 FPGA gygp 2012-7-27 07:51 9 2440
XILINX 7系列多出来一个温度等级 XILINX 温度 wmsk 2012-7-26 21:58 3 2472
7系列温度等级是怎么回事？温度 ICE ic 星星之火红 2012-7-26 21:44 3 1452
ISE 13.3 综合的问题 se 内存 memory wahahaabc 2012-7-26 21:31 15 5094
modelsim添加不了unisims库 modelsim ni zy7598865 2012-7-26 21:29 13 3282
[VHDL] 关于Virtex-6系列各个Bank的VREF、VRP、VRN引脚 AN virtex-6 vr 梅花望青竹 2012-7-26 19:41 4 3274
ISE11版本中基于的SRL16分布式RAM的调用方法 se 分布式梅花望青竹 2012-7-26 19:37 8 2557
FPGA助力高端存储器接口设计存储器接口 FPGA 接口设计 tee. 2012-7-26 19:36 8 2239
求助：EDK13.2下PLL输出时钟问题 PLL 时钟信号 salason 2012-7-26 19:29 5 2494
[CPLD] 用ISE System Generator与Matlab联合开发FPGA System se matlab 梅花望青竹 2012-7-26 19:28 4 2618
[CPLD] Virtex-6 FPGA 相关积累 virtex-6 FPGA AN 梅花望青竹 2012-7-26 19:16 0 1916
[CPLD] 基于FPGA的AMLCD控制器的设计 LCD控制器 FPGA 信号梅花望青竹 2012-7-26 17:25 2 1942
[Quartus] 基于FPGA的QPSK信号源的设计与实现 QPSK 信号源 FPGA gaochy1126 2012-7-26 16:54 3 1865
[CPLD] 一种基于Spartan3E的DDS优化设计 DDS spartan3e 相位梅花望青竹 2012-7-26 14:59 5 2129
深度透析赛灵思Zynq-7000 EPP如何激发嵌入式创新赛灵思嵌入式 Zynq-7000 梅花望青竹 2012-7-26 14:55 4 1756
[VHDL] 基于FPGA的八位RISC CPU的设计 FPGA RISC gaochy1126 2012-7-26 13:01 5 2808
[VHDL] 基于FPGA的行间转移面阵CCD驱动电路设计 FPGA 驱动电路设计 CCD驱动电路 gaochy1126 2012-7-26 12:55 3 1951
为什么用filter wiz3.0设计的滤波器跟Multisim仿真结果不一致？ Filter 滤波器 multisim仿真 nuaakhai 2012-7-26 10:40 2 2953
verylog for循环报错求助 FOR循环编译 LSI andiwxz 2012-7-26 00:00 2 2990

1 ... 252 253 254 255256257 258 259 ... 360 / 360 页下一页

今日: 1|主题: 14377|帖子: 104893

快速发帖