今日: 3|主题: 14265|帖子: 104563 收藏 (180)
[CPLD] 基于FPGA的FIR滤波器的实现
2012-7-13 16:14 13 3216
[CPLD] 3DES算法的FPGA高速实现
2012-7-13 16:10 2 1563
蜻蜓点水之Picroblaze attach_img digest
2012-7-13 14:24 10 3577
典型实例02+在Xilinx的FPGA开发板上运行第一个FPGA程序 attachment
2012-7-13 12:30 1 1849
求了解MicroBlaze的性能
2012-7-12 21:29 5 1875
[VHDL] BRAM资源占用问题
2012-7-12 19:52 4 3161
如何发现并解决FPGA设计中的时序问题 attachment
2012-7-12 19:02 7 2111
[CPLD] 新手上路,请多关照
2012-7-12 17:57 0 2004
[CPLD] 新手上路,请多关照
2012-7-12 17:57 0 1738
2012 X-Fest 北京站图片报道! attach_img
2012-7-12 17:36 8 2106
ISE12.4是否支持modelsim 10.1a
2012-7-11 21:22 3 2624
利用PCI局部总线实现BIade Server的数据交换
2012-7-11 17:36 3 1690
再次请教fifo的问题
2012-7-11 00:17 11 2349
有谁用WINCUPL?刚学,请教如何生成JED
2012-7-10 22:08 2 2861
那有谁知道CCITT-CRC16的反转算法,串行的电路是怎样的?
2012-7-10 22:07 2 2183
XILINX_FPGA设计中如何更好的优化资源 attachment
2012-7-10 22:02 2 1895
FPGA设计指导准则 attachment
2012-7-10 22:00 1 1741
基于FPGA的数字滤波系统设计 attachment
2012-7-10 18:32 2 1566
在CPLD管理下实现高效多串口中断源
2012-7-10 13:54 1 1707
xilinx开发板申请
2012-7-10 00:16 4 2596
关于信号延迟问题 attach_img
2012-7-9 22:12 6 2773
寻高手带下fpga,希望到深圳
2012-7-9 21:45 9 2584
[matlab] EDK官方实验 attachment
2012-7-9 21:39 7 2808
[matlab] 急!用VHDL做PCI管理编程 attachment  ...2
2012-7-9 21:38 33 5349
[matlab] 用CORE Generator产生PCIe Endpoint时到33%停止不动
2012-7-9 21:37 4 2892
[matlab] 生成的ip核如何编写驱动函数,怎样使用?
2012-7-9 20:58 8 3093
FPGA与DSP的高速通信接口设计与实现(回复给分) attachment  ...2
2012-7-9 18:55 20 3695
那有谁知道CCITT-CRC16的反转算法,串行的电路是怎样的?
2012-7-9 14:47 2 2006
FIFO读写规则
2012-7-9 14:33 2 2547
[CPLD] 利用FPGA实现异步FIFO设计
2012-7-9 12:50 0 2286
FIR数字滤波器分布式算法的原理及FPGA实现
2012-7-9 12:47 0 1736
Xilinx 的 FIR 核 .coe文件的载入
2012-7-9 12:45 0 2670
fpga如何向fifo里面写一个字节?
2012-7-9 12:33 9 2623
Xilinx FPGA芯片底层单元的使用 attachment
2012-7-9 12:32 4 2020
fpga的疑问???
2012-7-7 19:48 8 1986
基于FPGA的DDS设计 attachment
2012-7-7 13:48 4 2242
X-FEST登陆北京
2012-7-6 22:42 8 2518
一个关于延迟检测的问题  ...2
2012-7-6 22:35 28 4648
active和modelsim
2012-7-6 21:45 4 1846
X-FEST登陆北京 attach_img agree  ...2
2012-7-6 21:41 26 4419
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则