FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14266|帖子: 104573 收藏 (180)

1 ... 18 19 20 212223 24 25 26 ... 75 / 75 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


请教Virtex-5外接DDR2 SDRAM DDR SDRAM Virtex-5 wolfskin 2015-8-14 18:32 2 1207
[FPGA] 求助：FPGA和68013的通信问题 FPGA 通信 USB pissceslgd 2015-10-12 13:42 3 834
[FPGA] spartan-6 内部实现两个计数器，但是一个使用全局时钟，一个使用IO引入的时钟？时钟计数器 Spartan-6 面对 2015-8-13 09:30 0 918
[FPGA] FPGA实战演练逻辑篇61：CMOS摄像头接口时序设计1理想时序 cmos摄像头 FPGA 时序设计 rousong1989 2015-8-12 12:17 0 1241
[FPGA] FPGA实战演练逻辑篇60：VGA驱动接口时序设计之7优化 FPGA VGA 时序设计 rousong1989 2015-8-10 14:40 0 794
[verilog] 初学Verilog，出现的错误解决不了，求帮忙 verilog TI se 夏天的微笑 2017-12-17 11:09 5 9972
FPGA入门基础与项目实践，拿下FPGA，轻松简单！ FPGA PGA 工程师 lemon0210 2016-6-21 09:04 2 1185
[FPGA] FPGA实战演练逻辑篇：VGA驱动接口时序设计之6建立和保持.. FPGA VGA 时序设计 rousong1989 2015-8-6 21:19 0 882
求大神解答 ST ic penghiyu 2015-8-7 10:28 1 605
[FPGA] Xilinx Z702的电路资料哪里找 XILINX 电路电路资料风铃浪子 2015-8-6 12:59 0 818
[CPLD] 在CPLD内实现对某一电平延时2us问题 PLD 电平麟凤龟龙 2015-8-5 17:08 3 1446
[FPGA] FPGA实战演练逻辑篇：VGA驱动接口时序设计之5建立和保持.. FPGA VGA 时序设计 rousong1989 2015-8-5 10:48 0 789
[FPGA] VGA驱动接口时序设计之4建立和保持... VGA 时序设计接口时序 rousong1989 2015-8-2 19:00 0 906
[FPGA] 模拟MIPI用电阻网络也能申请专利？模拟 MIPI 电阻网络 net_wolf 2015-8-2 12:47 0 1537
[FPGA] 安装过程中的问题，求大神救火，，急！ se ce ic li1376263028 2015-7-31 16:10 0 3247
NIOSii软核驱动USB芯片PDIUSBD12问题 NiosII 芯片 PDIUSBD12 sl_lovearm 2015-7-31 14:32 0 856
[FPGA] FPGA实战演练逻辑篇56：VGA驱动接口时序设计之3时钟约束 FPGA VGA 时钟 rousong1989 2015-7-30 21:37 0 883
[FPGA] 求助：vivado下用ILA调试PL端逻辑问题调试 Vivado se swiss 2019-6-2 15:34 8 17112 1
求助猴哥，FIR的IP核问题 FIR ip核 DDS jiachunyu521 2015-7-29 22:21 0 671
[FPGA] FPGA实战演练逻辑篇55：VGA驱动接口时序设计之2源同步接口 FPGA VGA 时序设计 rousong1989 2015-7-29 11:01 0 854
[FPGA] 求教大神！xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 XILINX Wizard 数据传输 scratdqy 2015-7-28 18:42 0 1274
[verilog] 刚学Verilog，编了下面的程序，仿真时运行出不来结果 verilog 仿真 verilo JasonnLee 2017-12-17 11:07 1 1668
[FPGA] PCIE上位机驱动的编写上位机 PCIe 编写 machairodus 2015-7-28 15:42 0 987
[FPGA] ddr2管脚时钟线交叉，怎么解 DDR 时钟管脚 wangxyangzhou 2015-7-30 22:58 3 1127
[FPGA] FPGA实战演练逻辑篇53：reg2reg路径的时序分析 FPGA PGA 时序 rousong1989 2015-7-24 11:34 0 1131
[FPGA] 移植XILINX嵌入式8bit微处理器picoBlaze到Altera的FPGA altera XILINX 嵌入式 deru_qq 2015-8-13 12:14 4 2646
[FPGA] Xilinx FPGA无痛入门，海量教程免费下载 FPGA XILINX xilinxFPGA rousong1989 2015-10-22 17:18 4 2029 1
[FPGA] FPGA实战演练逻辑篇52：基本时序路径时序 FPGA pi rousong1989 2015-7-20 14:22 0 950
[FPGA] FPGA实战演练逻辑篇51：建立时间和保持时间 FPGA PGA FPGA设计 rousong1989 2015-7-19 18:31 2 840
[FPGA] FPGA实战演练逻辑篇50：时钟 FPGA PGA 时钟 rousong1989 2015-7-15 10:50 0 770
[VHDL] VHDL编译时出现问题，求大神解读 VHDL 编译 ST awinnie 2015-7-15 16:10 4 2445
[FPGA] FPGA实战演练逻辑篇49：基本的时序分析理论2 FPGA 时序布线 rousong1989 2015-7-14 10:47 1 612
[FPGA] altera的FPGA的pll 模块不能正常工作，求解 altera FPGA PLL 52228254 2015-7-31 19:38 3 3135
关于嵌入式CPLD烧录的求助嵌入式C 烧录 ttjester 2015-8-1 12:12 8 4156
[FPGA] FPGA实战演练逻辑篇48：基本的时序分析理论1 FPGA PGA 时序 rousong1989 2015-7-9 21:25 0 744
[FPGA] [紧急求助] 这两道题目怎么用PFGA仿真做仿真 AC 821081701 2015-7-9 09:06 0 629
[FPGA] FPGA如何控制8位的DA转换器 FPGA da转换转换器 jytan_yjs11 2015-7-8 18:03 0 1763
[FPGA] 如何通过FPGA产生一个伪随机序列？求VHDL源代码 FPGA VHDL 伪随机序列 jytan_yjs11 2015-7-15 09:10 1 1788
[FPGA] FPGA实战演练逻辑篇47：消除组合逻辑的毛刺 FPGA PGA FPGA设计 rousong1989 2015-7-8 10:08 0 801
[FPGA] 最近在学习altera的cyclone V的soc开发板，有些问题 altera 开发板 SOC kobeshow 2015-7-6 20:47 0 1078