21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
Verilog的问题 EDA 技术 houjiakai 2013-12-3 6 1729 happyming0809 2013-12-5 11:16
编译是出现的问题?
编译verilogveriloTIHDL
FPGA论坛 魔人布欧 2016-3-8 6 1863 魔人布欧 2016-3-29 19:24
4组数据混在一起,如何分离开来 attach_img FPGA论坛 paulkiyt 2018-6-12 6 1324 stickler 2018-6-18 09:04
夏宇闻老师书第9章例9.4的问题 attach_img FPGA论坛 比神乐 2023-3-21 6 1285 比神乐 2023-3-22 10:14
关于Verlog TASK的问题 FPGA论坛 jakfens 2011-8-11 6 3069 jakfens 2011-8-12 08:52
verilog的一个问题
veriloggeedgeSTos
FPGA论坛 dobypig 2012-5-15 6 2163 可木 2012-5-18 00:02
verilog hdl硬件描述语言(中文教程) attachment ZLG 想实习去 2010-1-17 6 3200 aqua2013 2016-6-10 22:01
T叔有没有Verilog方面的书啊? 电子技术交流论坛 shell.albert 2012-7-30 6 1713 pingis58 2012-8-9 13:17
Verilog串口通信问题 FPGA论坛 892953881 2014-12-20 6 2191 littbi 2017-12-17 11:24
问下为什么看不到波形 attachment FPGA论坛 你好旅行者 2020-4-20 6 853 你好旅行者 2020-4-21 21:33
CPLD 的正交信号解码 EDA 技术 jiaxinhui 2007-11-14 6 2327 jzt369 2007-11-19 19:55
运行频率和时钟频率的区别 attach_img FPGA论坛 aikimi7 2012-3-22 6 2521 aikimi7 2012-3-23 10:02
Quaruts II 编译向量的数组报错 FPGA论坛 kun5979 2012-10-19 6 7515 ifpga 2013-2-22 16:23
关于用FPGA实现PWM延迟(死区)的verilog hdl程序请指正 attach_img
FPGA实现verilogPWMHDLge
FPGA论坛 bowlder2008 2014-1-6 6 6588 hanqingynu 2015-4-11 22:01
VHDL和Verilog 黄金参考手册 attachment
HDLverilogVHDLverilohd
电子技术交流论坛 mmuuss586 2013-6-16 6 2797 小耐耐 2020-1-21 09:26
Verilog编码规范(1) EDA 技术 梅花望青竹 2013-7-26 6 2316 1185391239 2014-4-5 13:05
verilog中从高电平到高阻跳变,算不算一次下降沿? attach_img FPGA论坛 平常心kxy 2014-7-29 6 2307 luyaker 2014-8-1 10:14
新手准备开始学习FPGA,开发板的选择,dalao们进来给建议 FPGA论坛 cross_stone 2017-3-17 6 1543 xiongbb 2017-5-8 07:37
推荐一些FPGA设计方面的书 ZLG 蹦蹦车 2009-3-20 6 2480 usber 2009-5-9 13:02
verilog 求余计算,综合时出错
verilogSTconstantIVECOos
EDA 技术 cc810610186 2010-5-29 6 8709 jakfens 2011-9-2 08:50