EDA 技术

今日: 0|主题: 7675|帖子: 42749 收藏 (43)

1 ... 4 5 6 7 8910 11 12 13 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] Verilog知识大全 verilo gaochy1126 2022-8-8 14:59 15 2967
10G以太网光接口的FPGA实现光接口以太网 FPGA实现 LMQQ 2022-8-7 18:37 2 4094
[Verilog HDL] Verilog语法 verilo gaochy1126 2022-7-31 21:30 5 2868
[Verilog HDL] Verilog HDL \| 简介与基本语法 hd verilo gaochy1126 2022-7-31 21:20 5 2686
[FPGA] PCB应力应变测试分析---IPC-9704基础 straingagues 2022-7-9 14:46 0 3134
[Allegro] Allegro怎么从2层板添加层到4层板 gaochy1126 2022-6-30 21:48 38 3658
[cadence] 怎么避免信号之间的串扰问题 ...2 gaochy1126 2022-6-30 21:45 48 3774
[FPGA] Cadence/Allegro学习笔记 AD ce gaochy1126 2022-6-30 21:42 32 3520
[cadence] Allegro：绘制PCB pc ALLEGRO PCB gaochy1126 2022-6-30 21:34 29 3288
[cadence] 从Altium原理图迁移转换到Cadence AD TI ce gaochy1126 2022-6-30 21:31 25 3326
[Allegro] Allegro约束管理器的设置管理 gaochy1126 2022-6-30 20:47 1 2711
[Allegro] ALLEGRO 焊盘设计器菜单流程 gaochy1126 2022-6-30 20:39 0 2635
稳压二极管、发光二极管、光敏二极管 gaochy1126 2022-6-30 20:38 1 2653
[protel] Altium Designer原理图电气连接的放置 TI ig 电气连接 gaochy1126 2022-6-30 20:37 1 2993
[protel] PCB设计---S参数简介 pc gaochy1126 2022-6-30 20:36 1 2903
[protel] 导入导出DXF文件 gaochy1126 2022-6-30 20:35 0 2782
[protel] pcb如何更新封装 pc gaochy1126 2022-6-30 16:54 0 2570
[Allegro] Allegro软件中设置渐变线 gaochy1126 2022-6-30 16:02 0 3192
[cadence] 3DPCB如何制作三维模型 pc gaochy1126 2022-6-30 15:54 2 2262
[cadence] Cadence Allegro如何铜皮进行外扩和内缩 AD ce gaochy1126 2022-6-30 15:47 0 2326
[cadence] orcad与Cadence Allegro的交互式操作 AD ce rc gaochy1126 2022-6-30 15:44 0 2195
[cadence] 产生Cadence Allegro的第三方网表 AD ce gaochy1126 2022-6-30 15:43 0 2287
[cadence] Cadence allegro16.5的使用技巧总结 AD Allegro16 ce gaochy1126 2022-6-30 15:42 0 2463
[cadence] Cadence allegro与Altium等软件的区别比较分析 AD TI ce gaochy1126 2022-6-29 17:37 0 2701
[Allegro] Allegro 使用技巧汇 ALLEGRO 使用 se gaochy1126 2022-6-22 17:20 5 3715
[Allegro] 用CADENCE打不开BRD，提示ERROR(SPHMHDB-238) hd hm cadence ilike2 2022-6-16 15:37 8 26512 1
pcb重新导入网络表问题 z994051 2022-6-15 14:53 1 3114
3V技巧和诀窍 AC Tianya283 2022-6-14 02:37 19 4557
解决AndroidStudio编译工程长时间卡在Gradle:Build model问题 AD AN IO gaochy1126 2022-6-7 23:21 0 3050
[Quartus] FPGA设计及QUARTUS II教程下载 ar FPGA设计 gaochy1126 2022-6-2 23:14 1 11468
[protel] protel99se快捷键大全 Prote ROTEL99SE TE gaochy1126 2022-6-1 13:00 2 3233
[protel] PCB过孔盖油和过孔开窗的区别 pc gaochy1126 2022-5-31 21:30 0 2951
[protel] protel 过孔（VIA）, 焊盘（pad）,钻孔区别 AD PA Prote gaochy1126 2022-5-31 21:29 0 2919
[FPGA] ISE_软件基本使用流程 se gaochy1126 2022-5-31 21:25 12 3077
[ISE] xilinx时序约束 gaochy1126 2022-5-31 21:12 1 2811
[ISE] ISE联合modelsim功能仿真和综合后仿真 models se 功能仿真 gaochy1126 2022-5-31 21:11 3 3208
[ISE] Linux环境下安装Xilinx ISE 14.6 se 环境 gaochy1126 2022-5-31 21:09 2 2929
[ISE] Xilinx ISE使用流程 se gaochy1126 2022-5-31 21:03 3 2923
百思不得其解！求助！使用multisim和LTspice两个软件仿真同一个电路，得到的结果却不相同？ Tj、杰兰特 2022-5-31 20:58 1 2898
[FPGA] Altera FPGA／CPLD设计基础篇 ...2 altera FPGA gaochy1126 2022-5-23 16:08 39 4429