EDA 技术

今日: 0|主题: 7675|帖子: 42749 收藏 (43)

1 ... 3 4 5 6 789 10 11 12 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] Vivado IP核：FFT实验 AD Vivado fft gaochy1126 2022-11-30 21:00 5 2031
[FPGA] Vivado 调用IP核 AD Vivado ip gaochy1126 2022-11-30 20:57 5 2345
[ISE] ISE工程移植到VIVADO AD Vivado se gaochy1126 2022-11-30 20:54 5 1896
三星流行手机电路图三星手机电路图 AC RaiseCom 2022-11-17 10:26 3 2654
[cadence] cadence操作常用快捷键 AD CAD cadence gaochy1126 2022-10-31 23:14 1 2519
[cadence] Cadence电路原理图全部变成黄色如何解决？ AD CAD cadence gaochy1126 2022-10-31 23:12 1 2596
[cadence] Cadence数模混合仿真方法及技巧 AD CAD cadence gaochy1126 2022-10-31 23:10 5 3139
[cadence] inverter的版图验证 INVERTER TE gaochy1126 2022-10-31 23:08 6 2332
[protel] 有哪些值得推荐的EDA工具？ gaochy1126 2022-10-31 23:02 1 2521
请教一下DDR2的信号问题 DDR 信号 FPGA 水畔天蓝 2022-10-23 10:49 13 7137
[protel] 电路板的布线设计布线设计 gaochy1126 2022-9-30 16:50 18 2566
[protel] pcb布线规则 pc gaochy1126 2022-9-30 16:42 3 2118
[protel] Altium Designer PCB各层的含义 TI ig pc gaochy1126 2022-9-30 16:37 2 2389
[protel] 关于AD9各种布线总结 AD gaochy1126 2022-9-30 16:35 0 2043
[cadence] PCB等长线设计 pc gaochy1126 2022-9-30 16:35 7 2216
[PADS] 求《Mentor Xpedition从零开始做工程之高速PCB设计》电子版！ mentor 电子高速PCB设计 JobShare 2022-9-30 15:10 6 3246 3
[Verilog HDL] VHDL入门·解惑·经典实例·经验总结 ...2 VHDL 电路参考设计 gaochy1126 2022-9-14 16:57 40 4066
[PADS] 原理图左下角有很多封装名称堆积 AD PA littleming1028 2022-9-14 00:49 0 2242
[protel] PCB Layout设计速成书籍推荐--《Altium Designer PCB画板速成》 ...2 3 4 5 6..12 Altium designer PCB zhengzy2011 2022-9-12 15:19 235 72334 66
[protel] AltiumDesigner使用技巧转发 ...2 TI altiumdesign ig gaochy1126 2022-8-31 22:33 41 3171
[protel] Altium Designer 原理图的绘制 ...2 TI ig gaochy1126 2022-8-31 22:30 43 3515
[protel] Altium designer快速入门心得（转） ...2 TI ig 快速入门 gaochy1126 2022-8-31 22:26 40 3399
[ISE] ISE14.7兼容性问题解决方案 se gaochy1126 2022-8-31 22:11 0 2600
[ISE] Vivado和ISE设计流程比较 AD se vi gaochy1126 2022-8-31 22:07 0 2327
[FPGA] Xilinx的Vivado与ISE区别 AD se vi gaochy1126 2022-8-31 22:07 0 2536
[protel] PADS打开PCB文件时出现提示：发生严重的运行时错误 AD PA PCB文件 gaochy1126 2022-8-31 22:04 0 2925
[protel] PADS转AD的格式以及错误处理 AD PA gaochy1126 2022-8-31 22:03 0 2463
[protel] 如何用PADS打开AD的PCB文件 AD PA PCB文件 gaochy1126 2022-8-31 22:02 0 2549
[protel] PADS工程文件导入AD AD PA gaochy1126 2022-8-31 22:02 0 2341
[protel] 将Eagle电路图格式转换成Altium Designer格式 TI ig gaochy1126 2022-8-31 22:01 0 2662
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB AD pc gaochy1126 2022-8-31 22:00 0 2266
[FPGA] IPC-9704标准丨PCB应力应变测试仪测试分析 straingagues 2022-8-31 20:07 1 2991
[Verilog HDL] Verilog 中 task的使用方法 verilo gaochy1126 2022-8-30 21:46 0 2338
[Verilog HDL] Verilog 循环语句 verilo gaochy1126 2022-8-30 21:45 0 2254
[Verilog HDL] verilog的testbench ST TE TEST gaochy1126 2022-8-30 21:45 0 2466
[FPGA] Testbench文件 ST TE TEST gaochy1126 2022-8-30 21:44 0 2393
[protel] 层次化原理图的设计 gaochy1126 2022-8-30 21:40 2 2563
[CPLD] Altium Designer 常用快捷键 TI ig gaochy1126 2022-8-30 21:36 0 2224
立创开源\|可拼接点阵屏开源立创EDA 点阵屏看电池 2022-8-30 21:24 2 2845
python文件打包成exe可执行文件 pytho python ST gaochy1126 2022-8-25 14:43 0 2528