EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

今日: 0|主题: 7664|帖子: 42698 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



[PADS] RK3168平板电脑原理图+pcb ...2 3 4 5 平板电脑 rk3168 PCB bbccnn 2024-12-3 10:46 93 56057 56
求个课程设计，51单片机的电子琴 51单片机单片机电子 mnynt121 2024-12-3 10:46 2 10702
lora的多点通信节点 wifi 终端 abotomson 2025-1-14 10:06 3 8978
51单片机不使用定时器测量超声波 51单片机超声波 lzbf 2024-12-18 11:55 1 8887
wifi模块在一直重启？烧录引脚环境 1988020566 2025-1-22 14:43 3 7603 1
INA226的arduino的驱动代码成功使用驱动代码 mollylawrence 2025-1-10 22:21 1 7586
PH传感器的电压是如何转换为pH数值电压传感器电压转换 zerorobert 2025-2-14 11:12 2 7161
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000); SCL SDA Wire sdlls 2025-1-10 22:12 1 7077
求一个esp32s3驱动OV2670显示在TFTlcd上的代码 V2 代码 TFTLCD gygp 2025-1-21 12:43 2 6825
stm32mp157可以跑神经网络吗 stm32mp157 运行神经网络 bestwell 2025-2-19 11:53 2 6889
[Verilog HDL] verilog哪本书比较好 verilo verilog 设计 gaochy1126 2024-12-3 10:43 1 4961
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:36 0 4014
[Verilog HDL] 复杂时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2024-12-31 08:38 0 4016
[Verilog HDL] 基础逻辑门逻辑门 IO se gaochy1126 2024-12-31 08:35 0 3996
[Verilog HDL] Verilog 语法入门 verilo verilog or gaochy1126 2024-12-31 08:33 0 4004
[Verilog HDL] 有限状态机有限状态机建模 gaochy1126 2024-12-31 08:38 0 3961
allegro灌铜怎么删除 ALLEGRO AN LAN HuRG 2024-12-31 08:29 1 3755
[Allegro] Altium Designer规则及覆铜设计小技巧 Altium Design Designe gaochy1126 2024-12-31 08:32 0 3327
[FPGA] 简单时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2024-12-31 08:37 0 3283
[FPGA] 代码风格规范代码 UL se gaochy1126 2024-12-31 08:34 0 3287
[FPGA] LogiSim 工具 GIS SIM logisim gaochy1126 2024-12-31 08:33 0 3265
[ISE] Vivado 安装和使用 AD Vivado vi gaochy1126 2024-12-31 08:34 0 3222
[FPGA] 复杂组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:37 0 3199
[FPGA] Testbench 的编写与应用 ST TE TEST gaochy1126 2024-12-31 08:34 0 3210
有没有可以根据产品接口，自动生成接线图的软件或平台？接线图接口电器 hificat 2025-1-10 11:01 0 2706