收藏本版 |订阅

今日: 0|主题: 14387|帖子: 104919

不关心的值怎么处理
2013-1-2 18:08 1 1562
谁可以帮忙解释一下FPGA上载方面的问题
2013-1-2 18:03 7 1775
Xilinx FPGA 电路配置(转)
2013-1-2 18:01 9 4653
Error: Can't place node
2013-1-2 14:20 6 3042
新年好,请大侠帮我个忙,把寄存器的数据保存到文档。
2013-1-2 11:44 1 2098
模块例化端口问题
2013-1-1 23:59 4 1841
[FPGA] 很便宜的一个视频开发板
2013-1-1 23:58 5 2201
《从零开始走进FPGA世界》下载! attachment  ...23456
2013-1-1 21:31 105 15297
视频:Verifying your Vivado HLS Design
2013-1-1 12:39 17 2610
[VHDL] Virtex-5 2 byte, single lane GTP Aurora(2位单通道GTP Aurora)实例 attachment  ...2
2012-12-31 22:20 32 7053
解决ModelSim显示中文乱码
2012-12-31 21:55 2 5962
赛灵思多模无线电目标设计平台详解
2012-12-31 19:56 11 2136
有关赛灵思基于ARM处理器处理架构的16个疑问  ...2
2012-12-31 19:04 27 3353
跪求FPGA开发板的资料
2012-12-31 18:55 3 2104
视频:Vivado设计套件的消息、报告、日志功能演示 agree
2012-12-31 16:42 11 2015
转帖:Matlab中FDATool工具箱的滤波器设计及相关文件的生成 digest agree
2012-12-31 16:37 9 6070
在FPGA中,如果进行时序约束
2012-12-31 16:34 6 2178
求选型
2012-12-31 09:05 2 2744
自己写的johnson计数器出问题了
2012-12-30 22:31 2 2187
当有需要上升沿触发要怎么处理
2012-12-30 22:30 2 1768
一个二进制转BCD的问题,请大家分析
2012-12-30 22:16 2 2170
串口问题几个疑问
2012-12-30 22:13 2 1906
我得cmd有什么问题,请大家看看?
2012-12-30 22:13 2 1182
发个帖子吐个槽,问题找到了。蛋疼的赛灵思,蛋疼的ISE
2012-12-30 21:50 8 1767
Modesim错误
2012-12-30 21:47 1 2612
从EPCS加裁NIOS
2012-12-30 21:37 1 1749
[matlab] 求助FPGA中的条件编译问题
2012-12-30 21:27 5 2165
关于signal tap ii的问题
2012-12-30 21:01 1 1564
所有的register都为unconstrained
2012-12-30 19:15 1 1885
我与赛灵思的2012+爱上你才有未来 attachment  ...2
2012-12-30 18:56 23 3349
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部